Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5933919B2 - Key switch scanning and encoding device - Google Patents
[go: Go Back, main page]

JPS5933919B2 - Key switch scanning and encoding device - Google Patents

Key switch scanning and encoding device

Info

Publication number
JPS5933919B2
JPS5933919B2 JP49091171A JP9117174A JPS5933919B2 JP S5933919 B2 JPS5933919 B2 JP S5933919B2 JP 49091171 A JP49091171 A JP 49091171A JP 9117174 A JP9117174 A JP 9117174A JP S5933919 B2 JPS5933919 B2 JP S5933919B2
Authority
JP
Japan
Prior art keywords
switch
signal
circuit
line
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49091171A
Other languages
Japanese (ja)
Other versions
JPS5041523A (en
Inventor
ア−ル グリフイス グレン
ドイチユ ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Publication of JPS5041523A publication Critical patent/JPS5041523A/ja
Publication of JPS5933919B2 publication Critical patent/JPS5933919B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20Dynamic coding, i.e. by key scanning
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/18Selecting circuits
    • G10H1/182Key multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は電子楽器において有用なキースイッチ検出処
理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key switch detection processing device useful in electronic musical instruments.

電子オルガンや電子ピアノのような鍵盤式電子楽器にお
いて、重要な問題は鍵盤スイッチと音源回路との相互接
続に関する。
In keyboard electronic musical instruments such as electronic organs and pianos, an important issue concerns the interconnection between the keyboard switch and the sound source circuit.

典型的な電子オルガンはいくつかの手鍵盤とペダル鍵盤
及びストップ選択スイッチ列とを有している。もし、別
々の接続線で各鍵盤やストップスイッチを回路に接続す
るようにした場合結線が非常に複雑となり、そのため組
立コストが高価で修理点検が困難である。このため、結
線の簡単化が望まれていた。その1つの試みは、各鍵盤
スイッチに1つの固有のタイムスロットを対応させると
いう時分割多重方式を使用することである。
A typical electronic organ has several manual keyboards, a pedal keyboard, and a bank of stop selection switches. If each keyboard and stop switch were connected to the circuit using separate connection wires, the wiring would be extremely complicated, resulting in high assembly costs and difficulty in repair and inspection. For this reason, it has been desired to simplify the wiring connections. One approach is to use time division multiplexing, where each keyboard switch is associated with a unique time slot.

所定のタイムスロットにおけるパルスの有無は、対応す
る鍵の押圧されているかどうかを示している。この利点
は、鍵盤と楽器回路との相互接続にただ単一の多重ライ
ンを必要とするにすぎない点である。しかし、2つの欠
点を有している。その第1は、開放または閉成されてい
る各スイッチに対して個有のタイムスロットが使用され
るから、すべてのキースイッチを走査する時間が固定さ
れる点である。その結果、鍵の押圧または解放とこの新
しい状態の検出との間には好ましくない時間的ずれが生
じてしまう。例えば、あるスイッチが走査された直後に
そのスイツチが閉成された場合、たとえ他に閉成されて
いるスイツチがなくても当該スイツチの閉成状態が検出
されるまでには1走査サイクルに相当する固定時間が経
過してしまう。その第2は、多重信号の利用はエンコー
ダに合わせて別個にデコーダ回路を必要とする点であり
、そのため必要とする回路を複雑化する点である。時分
割多重音選択システムは米国特許第 3610799号明細書においてワトソンによつて開示
されている。
The presence or absence of a pulse in a given time slot indicates whether the corresponding key is pressed. The advantage of this is that only a single multiplex line is required for interconnection between the keyboard and the instrument circuitry. However, it has two drawbacks. The first is that a unique time slot is used for each switch that is open or closed, so the time to scan all keyswitches is fixed. This results in an undesirable time lag between pressing or releasing the key and detecting this new condition. For example, if a switch is closed immediately after it is scanned, it will take one scan cycle to detect the closed state of that switch, even if no other switches are closed. The fixed time period has elapsed. Second, the use of multiple signals requires a separate decoder circuit to match the encoder, thereby complicating the required circuitry. A time division multiplex selection system is disclosed by Watson in US Pat. No. 3,610,799.

そこでは、鍵磐スイツチは、各手鍵盤やペダル鍵盤の各
オクターブの12個の音名スイツチが当該オクターブ及
び鍵盤に対応して別個の行に夫々配置されるように構成
され、マトリクス配列をなしている。この配列の全ての
列出力は単一の多重信号ラインに接続されている。この
配列は所定のクロツク速度で走査される。このようにし
て最初の12クロツク周期の間に1つの手鍵盤の最高オ
クターブに相当する12スイツチが走査される。次に同
じ手鍵盤の次のオクターブに相当する12スイツチが走
査され、以下同様に順次走査される。この順次走査によ
つて共通出力ラインに現われる多重波形は、鍵盤におい
て選択された音に対応するタイムスロツトにパルスを有
する。多重波形の長さに対応する鍵盤配列の走査に要す
る合計時間はKtである。ただし、Kはマトリクス配列
における全スイツチの数で、tは所定のクロツク周期で
ある。この多重信号を利用するためには走査クロツクに
同期するデコーダ回路を必要する。
There, the keyboard switches are configured such that 12 note name switches for each octave of each manual keyboard and pedal keyboard are arranged in separate rows corresponding to the octave and keyboard, forming a matrix arrangement. ing. All column outputs of this array are connected to a single multiplex signal line. This array is scanned at a predetermined clock rate. In this way, during the first 12 clock cycles, 12 switches corresponding to the highest octave of one manual are scanned. Next, the 12 switches corresponding to the next octave of the same manual are scanned, and so on. The multiple waveforms presented on the common output line by this sequential scanning have pulses in time slots corresponding to the notes selected on the keyboard. The total time required to scan the keyboard array corresponding to the length of the multiplexed waveform is Kt. where K is the total number of switches in the matrix arrangement and t is the predetermined clock period. To utilize this multiplexed signal, a decoder circuit synchronized with the scanning clock is required.

ワトソン氏によつて記述された装置においては、楽音は
メモリに記憶された楽音波形を繰返し読出すことによつ
て発生される。メモリの順次サンプル点の間の位相角は
音の基本波周波数を決定する。ワトソン氏はこの位相角
を制御して楽器によつて形成される音を決定するために
デコードされた多重信号を使用している。デコーダ回路
は、クロツク歩進されるキーボードカウンタの内容と、
多重ラインの各パルスの発生時間とを比較することによ
り位相角制御用の信号を取出す。他の時分割多重技術は
相互手動カツプリングに関連して米国特許第36142
87号明細書においてクラン氏によつて開示されている
In the device described by Watson, musical tones are generated by repeatedly reading musical waveforms stored in memory. The phase angle between sequential sample points in memory determines the fundamental frequency of the sound. Watson uses the decoded multiplexed signal to control this phase angle to determine the sound produced by the instrument. The decoder circuit reads the contents of the keyboard counter, which is clocked;
A signal for phase angle control is extracted by comparing the generation time of each pulse of multiple lines. Another time division multiplexing technique relates to mutual manual coupling in U.S. Pat.
It is disclosed by Mr. Cran in No. 87 specification.

手動カツプリングと音選択スイツチのパルス制御式の順
次接続によつて、1つの鍵盤の複数の鍵を操作して、同
じあるいは異なるマニユアルにおける複合音を生じさせ
る場合、結線の節約がなされる。単一の波形形成器や発
音装置によつて処理するために個々の音源波形発生器の
出力を共通ライン上に整流することは米国特許第298
9885号明細書において開示されている。
By means of the manual coupling and the pulse-controlled sequential connection of the tone selection switches, wiring savings are made when operating several keys of one keyboard to produce complex tones in the same or different manuals. Rectifying the output of individual source waveform generators onto a common line for processing by a single waveformer or sounding device is disclosed in U.S. Pat.
No. 9885.

そこでは、発生される音の周波数に比較して高い速度の
遅延ラインの整流は、キースイツチによつて選択した音
源波形発生器の出力を共通ライン上に混合するために使
用される。この技術によつて共通の音色決定回路を使用
することができるが、各音源波形発生器から対応する鍵
盤スイツチへは個々の接続ラインを必要とする。この発
明の目的は、電子楽器にとつて有用であり、選択されて
いるスイツチの数とは無関係な固定した走査速度を要し
ない、鍵盤エンコード用装置を提供することである。
There, rectification of a delay line at a high rate compared to the frequency of the sound being generated is used to mix the outputs of the source waveform generators selected by a key switch onto a common line. Although this technique allows the use of a common timbre-determining circuit, it requires individual connection lines from each source waveform generator to the corresponding keyboard switch. It is an object of this invention to provide an apparatus for keyboard encoding which is useful for electronic musical instruments and which does not require a fixed scan rate independent of the number of switches selected.

この目的の達成のためにこの発明においてはキースイツ
チ装置を二つのモードで交互に作動させることが提案さ
れる。その一方は「検索モード」であり、他方は[利用
モード]である。検索モードにおいてはキースイツチ装
置の走査が進められる。キースイツチの動作が検出され
ると、利用モードに切換わる。利用モードにおいてはキ
ースイツチ装置の走査が中断され、動作検出されたキー
スイツチの識別データが利用に供される。その後、利用
モードは終了せしめられ、それによつて再び検索モード
に復帰する。開放されているすなわちオフのスイツチは
オンのスイツチよりもより速い速度で走査される。新た
に閉じられたあるいは離された各スイツチを重要な遅れ
なしに検出するため、走査速度の節約が達成される。各
選択鍵を表わすエンコード信号が取り出される。エンコ
ードされた信号は電子音発生あるいはその他の回路によ
つて直接利用されるために少数のラインを経て供給され
る。走査時間が固定化されるという制限なしにかつ利用
の際デコードするための時間を必要とせずに、結線の節
約が達成される。この発明によれば、複数のキースイツ
チを非同期的に走査しエンコードするための装置が提供
される。
To achieve this objective, it is proposed in the invention to operate the key switch device alternately in two modes. One is the “search mode” and the other is the “use mode”. In the search mode, scanning of the keyswitch device is advanced. When key switch operation is detected, the mode switches to usage mode. In the use mode, the scanning of the key switch device is interrupted and the identification data of the key switch whose operation is detected is made available for use. Thereafter, the use mode is terminated, and the search mode is returned again. Switches that are open or off are scanned at a faster rate than switches that are on. Savings in scanning speed are achieved because each newly closed or released switch is detected without significant delay. An encoded signal representing each selected key is retrieved. The encoded signal is provided over a small number of lines for direct use by electronic sound generators or other circuitry. Wiring savings are achieved without the limitation of fixed scanning times and without the need for decoding time during use. In accordance with the present invention, an apparatus is provided for asynchronously scanning and encoding a plurality of key switches.

各キースイツチはMグループからなるマトリスク状に配
列されており、各グループはN列の共通出力ラインに夫
々接続されている。グループ選択カウンタは検索モード
において順次各グル一プを選択し、その結果選択された
グループにおける閉成スイツチはN出力ラインの該スイ
ツチに関する出力ラインに出力を生じさせる。これらの
N出力ラインは閉成されたスイツチに関するラインが検
出されるまで速い速度で走査される。検出されたライン
に相当するエンコード信号はコードマトリクスによつて
発生される。同時に走査は中断され、利用モードに切損
わる。このエンコード信号は、グルーブ選択カウンタか
らの出力とともに、選択されたスイツチを識別させる。
エンコードされたキースイツチ信号を利用し得るに十分
な遅れ時間の後、利用モードの動作が終了せしめられ、
検索モードに復帰し、ライン走査は継続する。グループ
選択カウンタはN出力ラインのすべてが走査される時間
毎に進められ、それによつて次のスイツチグルーブの走
査を可能にしている。このようにしてスイツチマトリク
スは完全にかつ絶えず監視される。マトリクス出力線の
走査は一例としてN進循環シフトレジスタとNライン選
択ゲートとを有するライン走査論理回路によつてなされ
る。
Each key switch is arranged in a matrix of M groups, and each group is connected to N columns of common output lines, respectively. The group selection counter selects each group in turn in the search mode so that the closing switch in the selected group produces an output on the output line associated with that switch of the N output lines. These N output lines are scanned at a rapid rate until the line associated with the closed switch is detected. Encoded signals corresponding to the detected lines are generated by a code matrix. At the same time, scanning is interrupted and the mode of use is interrupted. This encoded signal, along with the output from the groove selection counter, identifies the selected switch.
After a delay time sufficient to permit use of the encoded keyswitch signal, operation of the use mode is terminated;
Returns to search mode and continues line scanning. The group select counter is incremented each time all N output lines are scanned, thereby allowing the next switch groove to be scanned. In this way the switch matrix is completely and constantly monitored. Scanning of the matrix output lines is accomplished, for example, by a line scan logic circuit having an N-ary circular shift register and N line selection gates.

各ゲートは、シフトレジスタの各段によつて開放された
とき、対応する出力ラインをコードマトリクスに接続す
る。コードマトリクスに接続されたラインが開放(オフ
)スイツチに関するものであれば、コードマトリクスは
コード化された出力を発生しない。このコード出力がな
い状態の検出に基いてシフトレジスタは速い速度で歩進
される。このようにして、選択されて〜・ないスイツチ
の走査においては最小時間が費されるだけである。閉じ
られた(オン)スイツチに係るラインがコードマトリク
スに対して導通されるとき、利用モードとなり、エンコ
ードされた出力が発生される。
Each gate, when opened by each stage of the shift register, connects a corresponding output line to the code matrix. If the line connected to the code matrix is for an open (off) switch, the code matrix will not produce a coded output. Based on this detection of no code output, the shift register is advanced at a high speed. In this way, only a minimum amount of time is spent in scanning the switches that are not selected. When the line associated with the closed (on) switch is made conductive to the code matrix, the utilization mode is entered and an encoded output is generated.

シフトレジスタはスイツチ識別コードを利用しうるに十
分な短い保持時間の間同じ状態に留まる。その後、利用
装置あるいは遅延回路から供給される返答すなわち10
KW信号によつて利用モードは終了せしめられシフトレ
ジスタを次の状態に進め、それによつて次のラインはコ
ードマトリクスに接続された走査動作が継続され検索モ
ードに復帰する。走査速度は固定されない。
The shift register remains in the same state for a short enough hold time to utilize the switch identification code. Thereafter, the response provided by the utilization device or delay circuit, i.e. 10
The KW signal terminates the use mode and advances the shift register to the next state, whereby the next line is connected to the code matrix and the scan operation continues and returns to the search mode. The scanning speed is not fixed.

選択されていない鍵を実質的に飛越すために短い時間T
sが費され、選択された鍵のエンコード及び利用のため
にはより長い時間Tdを要する。従つて、もしK個のス
イツチが閉じられる(オンされる)場合、選択されたス
イツチを走査するための時間TsはTsktdとなり、
選択されていないスイツチを飛越すための時間TcはT
c=(K−k)Tsとなる。ただし、Kはマトリクス配
列におけるスイツチの総数である。時分割多重方式にお
いて必要とされる一定速度t=Tdで鍵盤スイツチの全
配列を走査する時間と比較すると、節約時間△tは、と
なる。この節約時間は特に多くの手鍵盤、ペダル鍵盤、
ストツプ及び操作子を有する電子楽器において重要であ
る。以下この発明を添附図面の実施例に関して詳細に説
明しよう。
A short time T to effectively jump over unselected keys
s is spent and a longer time Td is required to encode and utilize the selected key. Therefore, if K switches are closed (turned on), the time Ts for scanning the selected switch is Tsktd;
The time Tc to jump over unselected switches is T
c=(K-k)Ts. However, K is the total number of switches in the matrix arrangement. Compared to the time required to scan the entire array of keyboard switches at a constant speed t=Td, which is required in the time division multiplexing method, the time saved Δt is: This time saving is especially useful for many manual keyboards, pedal keyboards,
This is important in electronic musical instruments that have stops and controls. The invention will now be described in detail with reference to the embodiments of the accompanying drawings.

第1図のキーコード化装置10において、エンコードさ
れるべきキースイツチは夫々N個のスイツチを含むM個
のグループからなるスイツチマトリクス回路11に配列
されている。
In the key encoding device 10 of FIG. 1, the key switches to be encoded are arranged in a switch matrix circuit 11 consisting of M groups each containing N switches.

これらのスイツチはN列の出力ライン12に関連してお
り、グループ選択カウンタ13によつてMグループの1
つが付勢されるとき、付勢されたグループにおいて閉成
(オン)スイツチに対応するラインのみに出力(すなわ
ちスイツチオン信号)が供給される一スイツチマトリク
ス回路11からの出力ライン12は、Nライン選択ゲー
ト回路15と協動するライン走査ロジツク14によつて
順次走査される。
These switches are associated with N rows of output lines 12 and are selected by group selection counter 13 to select one of M groups.
The output line 12 from the one switch matrix circuit 11 provides an output (i.e. a switch on signal) only to the line corresponding to the closed (ON) switch in the energized group when one is energized. It is sequentially scanned by line scan logic 14 in cooperation with gate circuit 15.

ついで、各ライン12は母線16を経てコードマトリク
ス回路17に接続される。コードマトリクス回路17に
導通されたライン12がスイツチマトリクス回路11に
おける付勢グループの閉成スイツチに関連しているなら
ば、スイツチオン信号が送入されており、このスイツチ
オン信号を受けてライン12における導通ラインを指定
する列識別コード信号(以下単にコードという)が母線
18に現われる。このコードば、付勢グループを表わす
グルーブ選択カウンタ13からの母線19の出力(すな
わち選択信号)と相伴つて、マトリクス回路11におけ
る閉成スイツチを顕著に識別する。このエンコードされ
たキーデータは適宜の利用手段20〜22に供給される
。コードマトリクス回路17へ導通されたラインが開放
された(オフ)スイツチに関連しているならば、コード
マトリクス回路17はコード出力を母線18に与えない
Each line 12 is then connected to a code matrix circuit 17 via a bus 16. If the line 12 conducted to the code matrix circuit 17 is associated with the closing switch of the energizing group in the switch matrix circuit 11, a switch-on signal is being applied, and in response to this switch-on signal, the line 12 is switched on. A column identification code signal (hereinafter simply referred to as a code) that designates a line appears on the bus bar 18. This code, together with the bus 19 output from the groove selection counter 13 representing the activation group (ie, the selection signal), significantly identifies the closed switch in the matrix circuit 11. This encoded key data is supplied to appropriate utilization means 20-22. If the line conducted to code matrix circuit 17 is associated with an open (off) switch, code matrix circuit 17 will not provide a code output to bus 18.

このコード出力のない状態は、ライン走査ロジツク14
及びゲート回路15によつて直ちにN出力ライン12の
うち次のラインをコードマトリクス回路17に接続させ
る。コード出力がない状態が終わるまで、無コード検出
回路23は母線18上にコード信号が存在しないことを
判別し、これに基づきアンド回路25の条件を成立させ
るためにオア回路24を介して信号を供給する。このオ
ア回路24の出力状態によつて検索モードまたは利用モ
ードが指示される。オア回路24の出力が“1゛のとき
はシステムは検索モードで作動し、“0”のときは利用
モードで作動する。検索モードにおいて、条件の成立し
たアンド回路25を介してクロツク発生器26から供給
される1クロツクパルスはN進循環シフトレジスタ27
を1歩進させる。これによりライン選択ゲート回路15
が引続く次のマトリクス出力ライン12をコードマトリ
クス回路17に導通させるようにする。選択されていな
いキースイツチの走査は高速度で進行する。N進シフト
レジスタ27は単一の2進ビツト1を含んでいる。
This state of no code output means that the line scan logic 14
Then, the gate circuit 15 immediately connects the next line among the N output lines 12 to the code matrix circuit 17. Until the state in which no code is output ends, the no-code detection circuit 23 determines that no code signal is present on the bus 18, and based on this, it outputs a signal via the OR circuit 24 in order to satisfy the condition of the AND circuit 25. supply The output state of the OR circuit 24 instructs the search mode or usage mode. When the output of the OR circuit 24 is "1", the system operates in the search mode, and when it is "0", it operates in the use mode.In the search mode, the clock generator 26 is One clock pulse supplied from N-ary circular shift register 27
Take one step forward. As a result, the line selection gate circuit 15
The next subsequent matrix output line 12 is made conductive to the code matrix circuit 17. Scanning of keyswitches that are not selected proceeds at high speed. N-ary shift register 27 contains a single binary bit 1.

各後続段がこの2進信号1を受けとるとき、対応するラ
イン選択ゲート回路15が順次動作される。シフトレジ
スタ27が再循環するとき、パルスはライン28を経て
グループ選択カウンタ13の計数入力側に供給される。
これはカウンタ13の内容を増加させ、よつてマトリク
ス回路11における次のスイツチグルーブを選択可能に
する。走査は、新たに選択されたグルーブの各スイツチ
に対応せるN個の出力ライン12がコードマトリクス回
路17に対して1つずつ導通されるように継続される。
グループ選択カウンタ13はM進であり、従つてマトリ
クス回路11の全スイツチグループは順次繰返し選択さ
れる。閉成(オン)スイツチに関連するライン12がコ
ードマトリクス回路17へ導通される毎に、コード化さ
れた出力が母線18に発生される。その結果、無コード
検出回路23から出力は生じず、オア回路24の出力は
“01となつて利用モードフになり、シフトレジスタ2
7はそのままの状態に保持される。
When each subsequent stage receives this binary signal 1, the corresponding line selection gate circuit 15 is operated in sequence. When the shift register 27 recirculates, a pulse is applied via line 28 to the counting input of the group selection counter 13.
This increments the contents of counter 13, thus allowing the next switch groove in matrix circuit 11 to be selected. Scanning continues such that the N output lines 12 corresponding to each switch of the newly selected groove are made conductive to the code matrix circuit 17 one by one.
The group selection counter 13 is M-ary, so all switch groups of the matrix circuit 11 are repeatedly selected in sequence. A coded output is produced on bus 18 each time line 12 associated with a close (on) switch is conducted to code matrix circuit 17. As a result, no output is generated from the no-code detection circuit 23, the output of the OR circuit 24 becomes "01", the usage mode is turned off, and the shift register 2
7 is kept as is.

これにより走査は中断され、コード化された信号を前記
手段20〜22によつて利用しうるようにする。ライン
30を経てオア回路24に返答すなわち10KW信号が
与えられるとき、利用モードが終了せしめられ、検索モ
ードに復帰して走査は継続する。この70K″信号の受
信はクロツクパルスをシフトレジスタ27に与え、これ
により次のマトリクス出力ライン12が走査されるよう
にする。返答すなわち“0K”信号は、母線18のコー
ド出力の発生後所定時間後に遅延回路31から供給させ
るようにしてもよい。また他の実施例として、エンコー
ドされたキー情報が利用された後に利用手段21,22
によつて返答信号を発生するようにしてもよい。ここで
、グループ選択カウンタ13は第1の走査装置に相当し
、またライン選択ゲート回路15、シフトレジスタ27
及びクロツク発生器26の部分は第2の走査装置に相当
し、さらにコードマトリクス回路17、無コード検出回
路23、オア回路24及びアンド回路25の部分は制御
装置に相当する。キーコード化装置10の=具体例を第
2A図、第2B図に示す。
This interrupts the scanning and makes the coded signals available to said means 20-22. When a response or 10 KW signal is provided to OR circuit 24 via line 30, the utilization mode is terminated and the search mode is returned to continue scanning. Receipt of this 70K'' signal provides a clock pulse to shift register 27, which causes the next matrix output line 12 to be scanned. It may be supplied from the delay circuit 31. In another embodiment, after the encoded key information is used, the use means 21, 22
The response signal may also be generated by. Here, the group selection counter 13 corresponds to a first scanning device, and the line selection gate circuit 15 and shift register 27
The clock generator 26 corresponds to a second scanning device, and the code matrix circuit 17, codeless detection circuit 23, OR circuit 24, and AND circuit 25 correspond to a control device. A specific example of the key encoding device 10 is shown in FIGS. 2A and 2B.

図において、スイツチマトリクス回路11は、N(列)
×M(行)個接続された複数スイツチ35−1,35−
2,・・・・・・35−1及び複数の切換位置をもつス
イツチ35−jを有している。スイツチ35−jの各切
換位置はマトリクス回路11において別個のスイツチと
見なす。ダイオード36は各スイツチ35に関連してい
る。例えば、音選択用に使用されるスイツチ35は、鍵
盤やペダル鍵によつて操作される。他のスイツチ35は
、アタツク及びデイケイ制御用のストツプ選択のために
使用されるか、あるいは電子楽器におけるその他の諸機
能のために使用される。第2A図の具体例において、M
段循環シフトレジスタ13はマトリクス回路11におけ
るM個のスイツチグルーブを順次選択するカウンタ13
の代りに使用される。レジスタ13′の各出力段13一
1,13−2,・・・・・・13−Mはグループ選択ラ
イン19−1,19−2,・・・・・・19−Mの各々
に夫々接続される。レジスタ13!のうち1段だけが2
進信号1を有し、これに対応するスイツチグループ35
が選択される。レジスタ13′の残りの全段は2進信号
0である。ライン28を介してパルスを受信する毎に該
レジスタ13牡シフトされ、唯一の信号1のビツトを次
の段に移行させる。これによりマトリクス回路11の次
のスイツチグループを選択する。例えば、レジスタの段
13−Mが単一の信号1のビツトを有するとすると、関
連するグルーブを選択するライン19−Mは正電圧とな
り、これによりライン19−Mに接続されたスイツチ3
5一1乃至35−Nのグループが選択される。
In the figure, the switch matrix circuit 11 has N (columns)
×M (rows) connected multiple switches 35-1, 35-
2, . . . 35-1 and a switch 35-j having a plurality of switching positions. Each switching position of switch 35-j is considered a separate switch in matrix circuit 11. A diode 36 is associated with each switch 35. For example, the switch 35 used for tone selection is operated by a keyboard or a pedal key. Other switches 35 are used for stop selection for attack and decay control, or for other functions in the electronic musical instrument. In the specific example of FIG. 2A, M
The stage cyclic shift register 13 is a counter 13 that sequentially selects M switch grooves in the matrix circuit 11.
used instead of. Each output stage 13-1, 13-2, . . . 13-M of the register 13' is connected to each of the group selection lines 19-1, 19-2, . . . 19-M, respectively. be done. Register 13! Only one of them is 2
The switch group 35 has a forward signal of 1 and corresponds to this.
is selected. All remaining stages of register 13' are binary signal 0's. Each time a pulse is received on line 28, the register 13 is shifted, causing only one signal 1 bit to pass to the next stage. This selects the next switch group in the matrix circuit 11. For example, if register stage 13-M has a single signal 1 bit, line 19-M selecting the associated groove will be at a positive voltage, which causes switch 3 connected to line 19-M to
Groups 5-1 to 35-N are selected.

ライン19−Mを除く全ての他のグループ選択ライン1
9は接地電圧となつている。ライン28に次のシフトパ
ルスが生じると、レジスタ13牡再循環し、信号1のビ
ツトを段13−1に移行させ、かつライン19−1に係
るスイツチグループを選択する。マトリクス回路11の
出力ライン12は抵抗37−1乃至37−Nを介して通
常、接地電圧にバイアスされている。
All other group selection lines 1 except line 19-M
9 is the ground voltage. The next shift pulse on line 28 recirculates register 13, transfers the bit of signal 1 to stage 13-1, and selects the switch group associated with line 19-1. The output line 12 of the matrix circuit 11 is normally biased to ground voltage via resistors 37-1 to 37-N.

しかし、選択されたグループにおいて閉成されたスイツ
チがあれば、それに対応する出力ライン12は高レベル
になる。すなわちレジスタ1ざの選択段から供給される
正電圧レベルになり、これがスイツチオン信号となる。
こうして第2A図に示すように、スイツチ35一2が閉
成され、ライン19−Mが選択されるとき、出力ライン
12−2が高レベルになり、他のすべての出力ライン1
2は低レベルとなる。勿論、各選択グルーブにおいて1
以上のスイツチが閉成されていてもよく、また、どのス
イツチも閉成されていなくてもよい。ライン選択ゲート
回路15は、各一方入力側に各々のマトリクス出力ライ
ン12−1乃至12一Nが接続されたナンドゲート15
−1乃至15一Nを有する。
However, if there is a closed switch in the selected group, the corresponding output line 12 will be high. In other words, it becomes a positive voltage level supplied from the selection stage of register 1, and this becomes a switch-on signal.
Thus, as shown in FIG. 2A, when switch 35-2 is closed and line 19-M is selected, output line 12-2 goes high and all other output lines 1
2 is a low level. Of course, 1 in each selected groove.
The above switches may be closed, or none of the switches may be closed. The line selection gate circuit 15 includes NAND gates 15 to which each matrix output line 12-1 to 12-N is connected to one input side.
-1 to 15-N.

ナンドゲート15の他の入力側はN進循環シフトレジス
タ27の各段27−1乃至27−Nが夫々接続される。
このレジスタ27も、アンド回路25からのパルスの発
生によつてシフトされる単一の2進信号1を含んでいる
。この信号1を含むレジスタ27の段は対応するナンド
ゲート15の条件を成立させ、他のナンドゲート15の
条件は成立しない。この配列によれば、単一の2進信号
1のビツトがシフトレジスタ27を通して循環されるに
したがつて、各マトリクス出力ライン12はコードマト
リクス回路17に順次接続される。
The other input side of the NAND gate 15 is connected to each stage 27-1 to 27-N of the N-ary cyclic shift register 27, respectively.
This register 27 also contains a single binary signal 1 which is shifted by the generation of a pulse from the AND circuit 25. The stage of the register 27 containing this signal 1 satisfies the condition of the corresponding NAND gate 15, and the conditions of the other NAND gates 15 do not hold. According to this arrangement, each matrix output line 12 is connected sequentially to the code matrix circuit 17 as the bits of a single binary signal 1 are circulated through the shift register 27.

例えば、ライン走査サイクルの始まりにおいて、レジス
タ段27−1はライン選択ゲート回路15−1を開放さ
せて、コートマトリクス回路の入力ライン16−1に出
力ライン12−1を接続させる。レジスタ27の相次ぐ
シフトによつて、ゲート15−2乃至15−Nは順次開
放され、対応する出力ライン12−2乃至12−Nをコ
ードマトリクス回路17に順次接続させる。信号1のビ
ツトが段27一1に帰還されるとき、ライン28を介し
て供給される同一のパルスはグループ選択レジスタ13
′をシフトさせ、これによりマトリクス回路11の次の
スイツチグループを選択させる。コードマトリクス回路
17は入力ライン16と出力ライン18とを相互接続す
るダイオード38一1乃至38−1からなる。
For example, at the beginning of a line scan cycle, register stage 27-1 opens line select gate circuit 15-1 to connect output line 12-1 to input line 16-1 of the coat matrix circuit. By successive shifts of the register 27, the gates 15-2 to 15-N are sequentially opened and the corresponding output lines 12-2 to 12-N are sequentially connected to the code matrix circuit 17. When a bit of signal 1 is fed back to stage 27-1, the same pulse supplied via line 28 is applied to group selection register 13.
' is shifted, thereby selecting the next switch group of the matrix circuit 11. Code matrix circuit 17 consists of diodes 38-1 to 38-1 interconnecting input line 16 and output line 18.

出力ライン18は抵抗39群を介して正電圧+にバイア
スされる。もしコードマトリクス回路17に導通した出
力ライン12がマトリクス回路11で選択されかつ閉じ
られているスイツチに関連するものであれば、該マトリ
クス回路17は出力ライン18−1乃至18−Qにコー
ド出力を供給する。もし選択されたライン12がマトリ
クス回路11において開放されているスイツチに係るも
のであれば、ライン18−1乃至18−Qのすべては高
レベルのままであり、コード出力が存在していない状態
を表わす。グループライン19−Mが選択される場合、
ライン12−1がコードマトリクス回路17に導通され
るとき、入力ライン16−1は、対応するスイツチ35
−1が開かれているから、高レベルのままである。
Output line 18 is biased to a positive voltage + through resistor 39. If the output line 12 conducted to the code matrix circuit 17 is associated with a selected and closed switch in the matrix circuit 11, the matrix circuit 17 outputs a code on the output lines 18-1 to 18-Q. supply If the selected line 12 is associated with an open switch in the matrix circuit 11, all lines 18-1 through 18-Q remain high, indicating that no code output is present. represent. If group line 19-M is selected,
When line 12-1 is conducted to code matrix circuit 17, input line 16-1 is connected to corresponding switch 35.
Since -1 is open, it remains at a high level.

この場合、出力ライン18のすべては高レベルのままで
あり、コード出力は発生されない。ゲート15−2が開
放すると、ライン16−2は、対応するスイツチ35−
2が閉じられているため、低レベルとなる。従つて、ダ
イオード38−5を介してライン16−2に接続されて
いる出力ライン18−2は低レベルにおち、ライン18
−1及び18−Qは高レベルのままであり、この組合せ
は選択されたライン16−2を指定するコードを形成す
る。ライン19−M上のグループ識別信号とともに、ラ
イン18上のコードはスイツチ35−2が閉成されてい
ることを顕著に識別する。第2A図の具体例において、
無コード検出回路23はライン18が接続されるアンド
回路23′からなる。
In this case, all of the output lines 18 remain high and no code output is generated. When gate 15-2 opens, line 16-2 connects to corresponding switch 35-2.
Since 2 is closed, the level is low. Therefore, output line 18-2, which is connected to line 16-2 through diode 38-5, goes low and line 18-2
-1 and 18-Q remain high, and this combination forms the code designating the selected line 16-2. Along with the group identification signal on line 19-M, the code on line 18 significantly identifies that switch 35-2 is closed. In the specific example of FIG. 2A,
The no-code detection circuit 23 consists of an AND circuit 23' to which line 18 is connected.

ライン18−1乃至18−Qのすべてが高レベルであね
L゛無コード状態を表わすものであり、アンド回路23
′の出力もまた高レベルである。この出力はオア回路2
4を経てアンド回路25の条件を成立させ、シフトレジ
スタ27にクロツクパルスを供給させる。これは該シフ
トレジスタ27をシフトさせ、コードマトリクス回路1
7に対して次のライン12を導通させる。ライン18上
に再びコードが発生されないとすると、次のクロツクパ
ルスがレジスタ27に対して加えられる。このようにし
て、閉じられたスイツチ35が検出されるまでクロツク
パルス発生器26のクロツク速度で走査が継続され、こ
のシステムは検索モードで作動される。検出されると、
ライン18にコード出力が現われ、少くともライン18
−1乃至18−Qの1つが低レベルとなる。その結果、
アンド回路23′の出力は低レベルとなり、このシステ
ムは利用モードで作動せしめられる。返答すなわち″0
K″信号が利用装置21,22あるいは遅延回路31か
らライン30を介して送出されるまで走査は停止される
。図示の例.においては、ライン19−1及び19一2
によつて選択されるマトリクス回路11のスイツチグル
ープが第1の利用装置20に関連しており、ライン19
−3乃至19−5によつて選択されるスイツチが第2の
装置21に利用され、ライン19−6乃至19−Mによ
つて選択されるスイツチが第3の利用装置22の制御の
ために使用される。
All of the lines 18-1 to 18-Q are at high level, indicating a no-code state, and the AND circuit 23
′ output is also at a high level. This output is OR circuit 2
4, the conditions of the AND circuit 25 are established, and the shift register 27 is supplied with a clock pulse. This causes the shift register 27 to shift and code matrix circuit 1
The next line 12 is made conductive to 7. Assuming no code is again generated on line 18, the next clock pulse is applied to register 27. In this manner, scanning continues at the clock speed of clock pulse generator 26 until a closed switch 35 is detected and the system is operated in search mode. When detected,
A code output appears on line 18, and at least line 18
One of -1 to 18-Q becomes a low level. the result,
The output of the AND circuit 23' is at a low level and the system is operated in the utilization mode. Reply i.e. “0”
Scanning is stopped until the K'' signal is sent from the utilization devices 21, 22 or from the delay circuit 31 via line 30. In the example shown, lines 19-1 and 19-2
The switch group of matrix circuits 11 selected by
-3 to 19-5 are used for the second device 21, and switches selected by lines 19-6 to 19-M are used to control the third device 22. used.

第2B図は、各利用装置20〜22にキーコード化装置
10からのエンコードされた信号を供給するためのゲー
ト回路の配置例を示すものである。グループ選択ライン
19−1及び19−2はオア回路40に夫々接続され、
マトリクス回路11において最初の2つのグループのど
ちらかが走査されているときライン41上にゲート用信
号を発生させる。
FIG. 2B shows an example of the arrangement of gate circuits for supplying encoded signals from the key encoding device 10 to each of the utilization devices 20-22. Group selection lines 19-1 and 19-2 are connected to OR circuit 40, respectively;
A gating signal is generated on line 41 when either of the first two groups is being scanned in matrix circuit 11.

このゲート用信号は、アンド回路群42を開放させてコ
ード送入ライン18−1乃至18−Q及びグルーブ指定
ライン19−1,19一2を第1の利用装置20に接続
させる。同様に、グループ選択ライン19−3乃至19
−5のいずれかが選択されると、このライン19−3乃
至19−5が接続されたオア回路45を介してライン4
4上に供給される信号により出力アンド回路群43が開
放される。このアンド回路群43はライン18のコード
信号及びライン19−3乃至19−5のグループ指定信
号を第2の利用装置21に供給する。オア回路48を介
して供給されるライン47の信号により開放されるアン
ド回路群46は、グルーブ選択ライン19−6乃至19
一Mのいずれかが選択されるとき第3の利用装置22に
エンコード出力を供給する。エンコード出力が第1の利
用装置20に供給されるとき、返答すなわち10K8信
号は遅延回路31によつて送出される。
This gate signal opens the AND circuit group 42 and connects the code feed lines 18-1 to 18-Q and the groove designation lines 19-1 and 19-2 to the first utilization device 20. Similarly, group selection lines 19-3 to 19
-5 is selected, the line 4 is connected to the OR circuit 45 connected to the lines 19-3 to 19-5.
The output AND circuit group 43 is opened by the signal supplied on the output AND circuit 43. This AND circuit group 43 supplies the code signal on line 18 and the group designation signal on lines 19-3 to 19-5 to the second utilization device 21. AND circuit group 46, which is opened by the signal on line 47 supplied via OR circuit 48, connects groove selection lines 19-6 to 19.
1M is selected, an encoded output is supplied to the third utilization device 22. When the encoded output is provided to the first utilization device 20, a reply or 10K8 signal is sent out by the delay circuit 31.

この間中、すなわちグルーブ選択ライン19−1または
19−2のどちらかが選択されているとき、その結果生
じるライン41の信号はまたアンド回路50をも開放さ
せる。ライン18にコード出力が発生すると、ナンド回
路51から出力発生される。この出力は、アンド回路5
0を介して遅延回路31に供給される。遅延時間の終わ
りに、該回路31は10K1信号をライン30に送出す
る。以上の説明から明らかなように、検索モードから利
用モードに切換わるときには無コード検出回路23(ア
ンド回路23″)からオア回路24に加わる信号が寄与
し、利用モードから検索モードに切換わるときにはライ
ン30を経てオア回路24に加わる信号が寄与して(・
る。
During this time, ie, when either groove select line 19-1 or 19-2 is selected, the resulting signal on line 41 also causes AND circuit 50 to open. When a code output is generated on line 18, an output is generated from NAND circuit 51. This output is the AND circuit 5
0 to the delay circuit 31. At the end of the delay time, the circuit 31 sends a 10K1 signal on line 30. As is clear from the above explanation, when switching from the search mode to the usage mode, the signal applied from the no-code detection circuit 23 (AND circuit 23'') to the OR circuit 24 contributes, and when switching from the usage mode to the search mode, the signal applied to the OR circuit 24 contributes to the switching from the usage mode to the search mode. The signal applied to the OR circuit 24 via 30 contributes (・
Ru.

ここで、上記実施例では利用モードへの切換えはコード
マトリクス回路17からのエンコード信号の発生に応じ
て行なわれている。しかし、これに限らず、要は動作状
態のスイツチの検出に応答して利用モードに切換われば
よいのであり、コードマトリクス回路17の出力に代え
てライン選択ゲート回路(ナンドゲート)15の各出力
をアンド回路23′に供給し、これによつて利用モード
への切換えを制御するようにしてもよい。このようにす
れば、ライン選択ゲート回路15から動作スイツチ検出
出力が発生されると、その検出に応じて直ちに利用モー
ドになり、キースイツチの走査が中断され、ゲート回路
15を経由して供給される検出出力の状態が固定される
。この利用モードにおける検出出力の固定に応答して、
コードマトリクス回路17からは動作スイツチを識別す
るコード信号が持続して出力され、利用装置20,21
,22における利用に供される。この発明のキーコード
化装置10はいかなるタイプの利用装置によつて使用さ
れてもよいが、特に公開公報特開昭48−90217号
「電子楽器」においてドイチユによつて記述されたタイ
ブの鍵盤式電子楽器にとつて有用である。
Here, in the embodiment described above, switching to the use mode is performed in response to generation of an encode signal from the code matrix circuit 17. However, the present invention is not limited to this, and the point is that it is sufficient to switch to the usage mode in response to the detection of the switch in the operating state, and each output of the line selection gate circuit (NAND gate) 15 is used instead of the output of the code matrix circuit 17. Alternatively, the signal may be supplied to the AND circuit 23', thereby controlling the switching to the usage mode. In this way, when the operation switch detection output is generated from the line selection gate circuit 15, the use mode is immediately set in response to the detection, the scanning of the key switch is interrupted, and the operation switch is supplied via the gate circuit 15. The state of the detection output is fixed. In response to fixing the detection output in this usage mode,
The code matrix circuit 17 continuously outputs a code signal that identifies the operating switch, and
, 22. The key encoding device 10 of the present invention may be used with any type of utilization device, but particularly the type of keyboard type described by Deutsch in JP-A-48-90217 ``Electronic Musical Instruments''. Useful for electronic musical instruments.

この電子楽器において、発生される各楽音の基本波周波
数は周波数ナンバ記憶装置から選択された周波数ナンバ
によつて決定される。楽音の音色は予め記憶された高調
波係数の組合せによつて決定され、各係数は発生された
楽音波形を構成しているフーリエ成分に関連する振幅を
決定するものである。このような高調波成分の数種の組
合せは個々に記憶され、ストツプ選択スイツチによる選
択により利用に供されるようになつていることもある。
アタツク及びデイケイは、相次ぐ音発生サイクルのなか
で構成されるフーリエ成分の振幅値を予定通り変えるこ
とによりデジタル的に実行される。キーコード化装置1
0がこのようなコンピユータオルガンに使用される場合
、第1の利用装置20はアタツク、デイケイ制御要素を
具え、第2 二の利用装置21はストツプ選択回路を具
え、第3の利用装置22は音発生回路からなるものとす
ればよい。
In this electronic musical instrument, the fundamental frequency of each musical tone generated is determined by a frequency number selected from a frequency number storage device. The timbre of a musical tone is determined by a combination of pre-stored harmonic coefficients, each coefficient determining the amplitude associated with the Fourier components making up the generated musical waveform. Several combinations of such harmonic components may be individually stored and made available for selection by a stop selection switch.
Attack and decay are performed digitally by systematically varying the amplitude values of the Fourier components that are constructed in successive sound generation cycles. Key coding device 1
0 is used in such a computer towel gun, the first utilization device 20 comprises attack and decay control elements, the second utilization device 21 comprises a stop selection circuit, and the third utilization device 22 comprises a sound control element. It may consist of a generating circuit.

このような構成において、ライン19一6乃至19−M
によつて選択されるスイツチグループは音選択のための
手鍵盤及びペダル鍵盤スイ 2ツチ群である。ゲート回
路46を介して音発生回路22に供給されたエンコード
信号は対応する周波数ナンバをメモリから呼出すために
使用される。この間、ゲート回路46を介して供給され
るコード化信号はすのまま選択された音の周波数ナンバ
3メモリアドレスとなる。同様に、アタツク、デイケ
イ制御スイツチ及びストツプ選択スイツチはマトリクス
回路11の中に含まれており、ライン19−1,19−
2及び19−3乃至19−5によつて個々に選択される
。以上説明したようにこの発明によれば、新たにオン・
オフされたスイツチがすみやかに検出され、しかも、鍵
盤と他の電子楽器回路との間の結線が簡単化される。
In such a configuration, lines 19-6 to 19-M
The switch groups selected by are two groups of manual keyboard and pedal keyboard switches for tone selection. The encoded signal supplied to the sound generation circuit 22 via the gate circuit 46 is used to recall the corresponding frequency number from memory. During this time, the coded signal supplied via the gate circuit 46 remains at the frequency number 3 memory address of the selected tone. Similarly, attack and decay control switches and stop selection switches are included in matrix circuit 11 and lines 19-1 and 19-1.
2 and 19-3 to 19-5 individually. As explained above, according to the present invention, it is possible to newly
A turned-off switch is quickly detected, and the wiring between the keyboard and other electronic musical instrument circuits is simplified.

以下この発明の実施態様を要約すれば次のとお 4{り
である。
The embodiments of this invention can be summarized as follows.

(1)各別に選択しうるM個のグループを有し、各グル
ープのスイツチはN列の共通出力ラインに接続され全体
としてマトリクス状に配された多数のスイツチを走査し
エンコードする装置において、エンコード回路と、前記
エンコード回路に前記N列の出力ラインを順次導通させ
る走査装置とを具え、前記エンコード回路は導通された
出力ラインに相当する選択されたマトリクスグループに
おけるスイツチが閉成されている場合導通されたライン
を識別する列識別コード信号を発生し、当該スイツチが
開放されている場合は列識別コード信号を発生せず、更
に、列識別コード信号が供給されない場合前記走査装置
をして前記エンコード回路に対して次の出力ラインを急
速に導通せしめ、前記エンコード回路から列識別コード
信号が供給される場合該コード信号を利用し得るに十分
な時間の間前記走査装置を停止せしめる飛越し装置とを
具えるスイッチ走査及びエンコード装置。
(1) In a device that scans and encodes a large number of switches arranged in a matrix as a whole, the switches in each group are connected to N columns of common output lines, and the switches in each group are individually selectable. circuit, and a scanning device that causes the encoding circuit to sequentially conduct the N columns of output lines, the encoding circuit being conductive when a switch in a selected matrix group corresponding to the rendered output line is closed. generates a column identification code signal identifying the encoded line, does not generate a column identification code signal when the switch is open, and causes the scanning device to perform the encoding when no column identification code signal is provided. an interleaving device for rapidly energizing the next output line to the circuit and stopping the scanning device for a sufficient time to make use of a column identification code signal if it is provided by the encoding circuit; A switch scanning and encoding device comprising:

(2)前記走査装置によつてN列出力ラインのすべての
走査が完了した時点で次のスイツチグループを選択する
ようにして前記マトリクスのスイツチのM個のグルーブ
の各々を順次選択するグルーブ選択装置を更に具えた前
記第(1)項のスイツチ走査及びエンコード装置。
(2) A groove selection device that sequentially selects each of the M grooves of the switches in the matrix so as to select the next switch group when the scanning device completes scanning of all N columns of output lines. The switch scanning and encoding device according to item (1) above, further comprising:

3)前記マトリクスにおいて閉成されたスイツチを識別
する2つの信号、すなわち、前記エンコード回路により
供給される前記列識別コード信号と前記選択されたスイ
ツチグループを表示する選択信号とを受信する利用装置
を更に具えた前記第(2)項のスイツチ走査及びエンコ
ード装置。
3) a utilization device for receiving two signals identifying closed switches in the matrix, namely the column identification code signal provided by the encoding circuit and a selection signal indicating the selected switch group; The switch scanning and encoding device according to item (2) above, further comprising:

4)前記走査装置が、動作時に前記エンコード回路に対
して前記N列出力ラインの各々1つを接続させるN個の
ゲート回路と、1段にのみゲート動作信号をその他の段
には非動作信号を含み、該ゲート動作信号を含む段に対
応するゲート回路を開放させるためにレジスタ各段が前
記ゲート回路の対応する各1つに接続され、前記飛越し
装置に応答して該ゲート動作信号の位置がシフトされる
N進循環シフトレジスタとを有する前記第(1)項のス
イツチ走査及びエンコード装置。
4) The scanning device includes N gate circuits that connect each one of the N column output lines to the encode circuit when in operation, and a gate operation signal to only one stage and a non-operation signal to the other stages. and each register stage is connected to a corresponding one of said gate circuits for opening the gate circuit corresponding to the stage containing said gate operation signal, and in response to said interleaving device, said register stage is connected to a corresponding one of said gate circuits to open said gate circuit corresponding to said gate operation signal. The switch scanning and encoding device according to item (1) above, comprising an N-ary circular shift register whose position is shifted.

〕) 1段にのみグループ選択信号を、その他の段には
非選択信号を含み、該グループ選択信号を含む段に対応
するグループを選択するためにレジスタ各段が前記マト
リクスのスイツチの対応するグループに夫々接続される
M進循環シフトレジスタと、前記走査装置における前記
N進レジスタが再循環される毎に前記M進循環シフトレ
ジスタをシフトさせる手段とを更に具えた前記第(4)
項のスイツチ走査及びエンコード装置。(6)前記飛越
し装置が、前記エンコード回路の出力に応じて該エンコ
ード回路からコード信号が供給されない場合のみ無コー
ド検出信号を供給する無コード検出回路と、前記エンコ
ード回路からコード信号が供給された後一定時間の間返
答信号を発生する返答装置とを有し、前記走査装置がこ
の無コード検出信号もしくは返答信号に応じて次のライ
ンを前記エンコード回路に導通するようにした前記第(
1)項のスイツチ走査及びエンコード装置。(7)前記
第(6)項のスイツチ走査及びエンコード装置において
、前記エンコード回路がダイオードコードマトリクスを
有し、前記無コード検出回路が該コードマトリクスから
のコード含有並列ラインを入力とするゲート回路を有す
ることを特徴とするスイツチ走査及びエンコード装置。
]) Only one stage contains a group selection signal and the other stages contain a non-selection signal, and each register stage is connected to a corresponding group of switches in the matrix in order to select a group corresponding to the stage containing the group selection signal. (4) further comprising: an M-ary cyclic shift register connected to each of the scanning device; and means for shifting the M-ary cyclic shift register each time the N-ary register in the scanning device is recirculated.
Term switch scanning and encoding device. (6) The skipping device includes a no-code detection circuit that supplies a no-code detection signal only when no code signal is supplied from the encoding circuit in accordance with the output of the encoding circuit; a response device that generates a response signal for a predetermined period of time after the code has been detected, and the scanning device conducts the next line to the encoding circuit in response to the no-code detection signal or the response signal.
1) Switch scanning and encoding device. (7) In the switch scanning and encoding device according to item (6), the encoding circuit has a diode code matrix, and the no-code detection circuit has a gate circuit that receives a code-containing parallel line from the code matrix. A switch scanning and encoding device comprising:

(8)前記第(7)項のスイツチ走査及びエンコード装
置において、前記返答装置が、前記コードマトリクスか
らのコード信号の発生時に駆動され、この発生から所定
時間遅延して前記返答信号を供給する遅延回路からなる
ことを特徴とするスイツチ走査及びエンコード装置。(
9)前記コード信号を利用し、この利用後返答信号を供
給する利用装置を更に具え、この返答信号により前記走
査装置をして前記出力ラインの走査を再開させるように
した前記第(1)項のスイツチ走査及びエンコード装置
(8) In the switch scanning and encoding device according to item (7), the reply device is driven when a code signal from the code matrix is generated, and is delayed by supplying the reply signal after a predetermined time delay from this generation. A switch scanning and encoding device comprising a circuit. (
9) Item (1) above, further comprising a utilization device that utilizes the code signal and supplies a response signal after the use, and the response signal causes the scanning device to restart scanning of the output line. switch scanning and encoding device.

(代)マトリクス内に配される鍵操作のスイツチ及び前
記コード信号に応答する楽音発生回路を有する電子楽器
に併設された前記第(1)項のスイツチ走査及びエンコ
ード装置。
(3) The switch scanning and encoding device according to item (1), which is attached to an electronic musical instrument having a key operation switch arranged in a matrix and a tone generating circuit responsive to the code signal.

(自)M個のグループに配設されたスイツチを有し、各
グループのスイツチがN列の共通出力ラインに接続され
たスイツチマトリクス回路と、前記M個のグループの各
々を一度に1グループだけ選択し、この選択されたグル
ーブにおける作動されたスイツチに対応する前記出力ラ
インにのみ出力信号を供給するグルーブ選択装置と、N
列の入力を有するコードマトリクス回路と、前記出力ラ
インの1つを前記コードマトリクス回路の対応する1入
力側に夫々導通させ、前記選択されたグループにおいて
前記コードマトリクス回路に導通された出力ラインに対
応するスイツチが作動されているときのみ前記コードマ
トリクス回路をしてコード出力を供給させるNライン選
択ゲート回路と、前記ライン選択ゲート回路を順次作動
させるN進循環レジスタ装置と、前記コードマトリクス
回路の出力に応答して該コードマトリクス回路からのコ
ード出力がない状態が検出される場合前記レジスタ手段
をして急速に次のライン選択ゲート回路を動作させ、前
記コードマトリクス回路からコード出力が供給される場
合前記レジスタ装置をして該コード出力を利用し得るに
十分な時間の経過後次のライン選択ゲート回路を動作さ
せるシフト装置とを具えるスイツチ走査及びエンコード
装置。
(self) A switch matrix circuit having switches arranged in M groups, in which the switches of each group are connected to N columns of common output lines, and each of the M groups being connected to one group at a time. a groove selection device that selects and supplies an output signal only to the output line corresponding to the actuated switch in the selected groove;
a code matrix circuit having inputs of columns, and one of the output lines is connected to a corresponding one input side of the code matrix circuit, respectively, and corresponds to the output line connected to the code matrix circuit in the selected group. an N-line selection gate circuit that causes the code matrix circuit to provide a code output only when a switch is activated; an N-ary circular register device that sequentially activates the line selection gate circuit; and an output of the code matrix circuit. When a state in which there is no code output from the code matrix circuit is detected in response to the above, the register means rapidly operates the next line selection gate circuit, and when the code output is supplied from the code matrix circuit. a shift device for activating the next line select gate circuit after a sufficient time has elapsed for the register device to utilize the code output.

z前記第(自)項のスイツチ走査及びエンコード装置に
おいて、前記グループ選択装置が1段にのみライン選択
信号を有するM進循環レジスタを具え、全M段の夫々が
このライン選択信号を受けるとき前記M個のスイツチグ
ループの対応する各1つを選択させるべくレジスタ各段
が前記スイツチマトリクス回路に接続され、前記レジス
タ装置によつて前記ライン選択ゲート回路のすべてが作
動される毎に前記ライン選択信号がある段から次の段に
シフトされることを特徴とするスイツチ走査及びエンコ
ード装置。壕 前記第σD項のスイツチ走査及び.エン
コード装置において、前記シフト装置が、前記コードマ
トリクス回路に接続されこのコードマトリクス回路から
コード出力が供給されない場合のみ所定信号を供給する
論理ゲートと、前記コードマトリクス回路からのコード
出力の発生に応答して遅延された返答信号を供給する返
答装置と、前記論理ゲートの信号または前記返答信号に
応答して前記N進レジスタ装置にシフトパルスを供給す
る手段とを有することを特徴とするスイツチ走査及びエ
ンコード装置。
In the z-th switch scanning and encoding device, the group selection device comprises an M-ary circular register having a line selection signal in only one stage, and when each of all M stages receives this line selection signal, the Each stage of registers is connected to the switch matrix circuit to select a corresponding one of M switch groups, and each stage of registers is connected to the line selection signal each time all of the line selection gate circuits are activated by the register device. A switch scanning and encoding device characterized in that the number of stages is shifted from one stage to the next. Moat Switch scanning of the σ-th term and . In the encoding device, the shift device includes a logic gate that is connected to the code matrix circuit and supplies a predetermined signal only when a code output is not supplied from the code matrix circuit, and a logic gate that is responsive to generation of a code output from the code matrix circuit. a response device for supplying a delayed response signal; and means for supplying shift pulses to the N-ary register device in response to the logic gate signal or the response signal. Device.

I4)前記コード出力及び必要に応じて前記選択された
スイツチのグループを表わす信号を外部利用のために供
給する手段を更に具え、前記コード出力及び前記表示信
号が相伴つて前記作動されたスイツチを識別することを
特徴とする前記第(自)項のスイツチ走査及びエンコー
ド装置。
I4) further comprising means for providing for external use said code output and optionally a signal representative of said selected group of switches, said code output and said display signal together identifying said actuated switches; The switch scanning and encoding device according to the above item (self).

(至)前記第(自)項のスイツチ走査及びエンコード装
置を組込み、発生される楽音の特性を制御する鍵盤操作
の音選択スイツチ及び他のスイツチを具え、これらのス
イツチは前記マトリクス回路のスイツチであり、更に楽
音発生回路と、前記コード出力を前記楽音発生回路に供
給する少数のラインとを具える電子楽器。(至)前記楽
音発生回路が、発生楽音の基本周波数を決定する周波数
ナンバを予め記憶するメモリを具え、前記音選択スイツ
チの作動により生じるコード信号が前記周波数ナンバメ
モリのアドレスに相当する前記第1項の電子楽器。
(to) Incorporating the switch scanning and encoding device of the above item (self), and comprising a keyboard-operated tone selection switch and other switches for controlling the characteristics of the generated musical tones, and these switches are the switches of the matrix circuit. an electronic musical instrument further comprising a musical tone generating circuit and a small number of lines supplying said code output to said musical tone generating circuit. (to) The musical tone generation circuit includes a memory that stores in advance a frequency number that determines the fundamental frequency of the generated musical tone, and the code signal generated by the operation of the tone selection switch corresponds to the address of the frequency number memory. Section electronic musical instrument.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係るキースイツチ検出処理装置の一
実施例を示す電気的プロツク図、第2A図及び第2B図
は第1図各部回路の具体例を示す概略電気回路図である
。 10・・・・・・キーコード化装置、11・・・・・・
スイツチマトリクス回路、13・・・・・・グループ選
択カウンタ、14・・・・・・ライン走査ロジツク、1
5・・・・・・ライン選択ゲート回路、17・・・・・
・コードマトリクス回路、20〜22・・・−・・利用
装置、27・・・・・・N進シフトレジスタ。
FIG. 1 is an electrical block diagram showing one embodiment of the key switch detection processing device according to the present invention, and FIGS. 2A and 2B are schematic electrical circuit diagrams showing specific examples of the circuits of each part in FIG. 1. 10... Key coding device, 11...
Switch matrix circuit, 13...Group selection counter, 14...Line scanning logic, 1
5...Line selection gate circuit, 17...
-Code matrix circuit, 20-22...Using device, 27...N-ary shift register.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個のキースイッチをMグループN列に区分し、
各キースイッチの一端を各グループ毎に対応するグルー
プラインに共通接続するとともに、各キースイッチの他
端を各列毎に対応する列ラインに共通接続してなるスイ
ッチマトリクス回路と、前記スイッチマトリクス回路に
対して前記グループラインを順次選択する選択信号を送
出し、これに応じて動作しているキースイッチの属する
列に対応する列ラインにスイッチオン信号を送出させる
第1の走査装置と、前記スイッチマトリクス回路の列ラ
インを順次指定して各列ラインの信号を取り出す第2の
走査装置と、前記第2の走査装置によつて前記スイッチ
オン信号が取り出されたとき、これに対応する列識別コ
ード信号を送出するとともに、前記第1および第2の走
査装置による走査を所定の時間一時停止させ、前記スイ
ッチオン信号が取り出されないとき前記走査を急速に行
なわせる制御装置とを具え、前記選択信号および前記列
識別コード信号によつて構成される動作キースイッチを
識別するコード信号を得るようにした電子楽器のキース
イッチ検出処理装置。
1 Divide multiple key switches into M groups and N columns,
A switch matrix circuit in which one end of each key switch is commonly connected to a group line corresponding to each group, and the other end of each key switch is commonly connected to a corresponding column line for each column, and the switch matrix circuit a first scanning device that sends a selection signal for sequentially selecting the group lines to the group line, and in response to the selection signal that sends a switch-on signal to the column line corresponding to the column to which the operating key switch belongs; a second scanning device that sequentially specifies the column lines of the matrix circuit and extracts the signals of each column line; and when the switch-on signal is extracted by the second scanning device, a column identification code corresponding thereto; a control device for transmitting a signal and causing scanning by the first and second scanning devices to be paused for a predetermined period of time, and for causing the scanning to occur rapidly when the switch-on signal is not taken; and a key switch detection processing device for an electronic musical instrument, which obtains a code signal for identifying an operating key switch constituted by the column identification code signal.
JP49091171A 1973-08-09 1974-08-08 Key switch scanning and encoding device Expired JPS5933919B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US386968 1973-08-09
US386968A US3899951A (en) 1973-08-09 1973-08-09 Key switch scanning and encoding system

Publications (2)

Publication Number Publication Date
JPS5041523A JPS5041523A (en) 1975-04-16
JPS5933919B2 true JPS5933919B2 (en) 1984-08-18

Family

ID=23527848

Family Applications (2)

Application Number Title Priority Date Filing Date
JP49091171A Expired JPS5933919B2 (en) 1973-08-09 1974-08-08 Key switch scanning and encoding device
JP60069290A Granted JPS60258593A (en) 1973-08-09 1985-04-02 Electronic musical instrument

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP60069290A Granted JPS60258593A (en) 1973-08-09 1985-04-02 Electronic musical instrument

Country Status (7)

Country Link
US (1) US3899951A (en)
JP (2) JPS5933919B2 (en)
CA (1) CA1015180A (en)
DE (1) DE2438196A1 (en)
GB (1) GB1472637A (en)
IT (1) IT1019809B (en)
NL (1) NL170471C (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055103A (en) * 1974-06-03 1977-10-25 The Wurlitzer Company Electronic musical instrument using integrated circuit components
US4041826A (en) * 1974-08-07 1977-08-16 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument
JPS5615519B2 (en) * 1974-08-12 1981-04-10
US4134320A (en) * 1974-08-19 1979-01-16 Nippon Gakki Seizo Kabushiki Kaisha Key assigner for use in electronic musical instrument
GB1518951A (en) * 1974-09-05 1978-07-26 Nippon Musical Instruments Mfg Key assigner
US3955460A (en) * 1975-03-26 1976-05-11 C. G. Conn Ltd. Electronic musical instrument employing digital multiplexed signals
US4133241A (en) * 1975-05-27 1979-01-09 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument utilizing recursive algorithm
US4028979A (en) * 1975-06-19 1977-06-14 Norlin Music, Inc. Multiplexer for electronic musical instrument
GB1555979A (en) * 1975-08-15 1979-11-14 Nippon Musical Instruments Mfg Device for detecting a key switch operation
GB1555980A (en) * 1975-08-20 1979-11-14 Nippon Musical Instruments Mfg Channel processor
JPS5239321A (en) * 1975-09-25 1977-03-26 Canon Inc Control device
US4022098A (en) * 1975-10-06 1977-05-10 Ralph Deutsch Keyboard switch detect and assignor
JPS6027040B2 (en) * 1976-04-26 1985-06-26 株式会社河合楽器製作所 key code generator
US4100831A (en) * 1976-08-09 1978-07-18 Kawai Musical Instrument Mfg. Co., Ltd. Automatic digital circuit for generating chords in a digital organ
JPS5339729A (en) * 1976-09-24 1978-04-11 Kawai Musical Instr Mfg Co Key chord generator circuit for electronic instrument
JPS5937837B2 (en) * 1976-09-24 1984-09-12 株式会社河合楽器製作所 Key code detection circuit for electronic musical instruments
JPS6048760B2 (en) * 1976-09-24 1985-10-29 株式会社河合楽器製作所 Note clock generator for electronic musical instruments
JPS5339732A (en) * 1976-09-24 1978-04-11 Kawai Musical Instr Mfg Co Electronic instrument
US4185529A (en) * 1976-12-02 1980-01-29 Kabushiki Kaisha Kawai Gakki Seisakusho Electronic musical instrument
US4099437A (en) * 1976-12-17 1978-07-11 Jerry L. Noury, Jr. Remote control wireless keyboard musical instrument
US4238984A (en) * 1976-12-20 1980-12-16 Kabushiki Kaisha Kawai Gakki Seisakusho Electronic musical instrument
US4387617A (en) * 1976-12-29 1983-06-14 Nippon Gakki Seizo Kabushiki Kaisha Assigner for electronic musical instrument
JPS54161234A (en) * 1978-06-07 1979-12-20 Fujitsu Ltd Encoding circuit for hall element switching
JPS55112634A (en) * 1979-02-23 1980-08-30 Toshiba Corp Input unit
DE3023579C2 (en) * 1980-06-24 1984-10-31 Matth. Hohner Ag, 7218 Trossingen Electronic musical instrument
JPS5746548A (en) * 1980-09-03 1982-03-17 Toshiba Corp Control signal multiplexing circuit
JPS58143221A (en) * 1982-02-22 1983-08-25 Ishida Scales Mfg Co Ltd Operation mode selecting method of electronic weighing apparatus, and electronic weighing apparatus using said method
JPS58214198A (en) * 1983-04-23 1983-12-13 ヤマハ株式会社 Electronic musical instrument
US4524665A (en) * 1983-06-17 1985-06-25 The Marmon Group, Inc. Dynamic controller for sampling channels in an electronic organ having multiplexed keying
JPH0412557Y2 (en) * 1985-08-22 1992-03-26
JPH087590B2 (en) * 1986-09-19 1996-01-29 株式会社河合楽器製作所 Electronic musical instrument
JPS63106818A (en) * 1986-10-24 1988-05-11 Nippon Mektron Ltd Input detecting method
JPH0762798B2 (en) * 1994-05-12 1995-07-05 株式会社河合楽器製作所 Keyboard information processing device for electronic musical instruments
US5925842A (en) * 1997-01-17 1999-07-20 Kabushiki Kaisha Kawai Gakki Electronic music tone generator with power saving control
US7860251B1 (en) * 2002-03-26 2010-12-28 National Semiconductor Corporation Encryption-decryption circuit and method of operation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594487A (en) * 1969-08-25 1971-07-20 Navcor Inc Contactless electronic keyboard array
US3610806A (en) * 1969-10-30 1971-10-05 North American Rockwell Adaptive sustain system for digital electronic organ
US3752898A (en) * 1971-04-05 1973-08-14 Kawai Musical Instr Mfg Co Electronic musical instrument
JPS5117414B1 (en) * 1971-05-11 1976-06-02
US3697661A (en) * 1971-10-04 1972-10-10 North American Rockwell Multiplexed pitch generator system for use in a keyboard musical instrument
US3700781A (en) * 1972-01-03 1972-10-24 Kawai Musical Instr Mfg Co Electronic musical instrument
US3746773A (en) * 1972-02-04 1973-07-17 Baldwin Co D H Electronic organ employing time position multiplexed signals
US3760358A (en) * 1972-08-08 1973-09-18 Nippon Musical Instruments Mfg Latching selector for selectively drawing out a single signal from among a plurality thereof
US3789719A (en) * 1972-08-28 1974-02-05 J Maillet Tape activated piano and organ player
US3828643A (en) * 1973-02-20 1974-08-13 Chicago Musical Instr Co Scanner for electronic musical instrument
US3842184A (en) * 1973-05-07 1974-10-15 Chicago Musical Instr Co Musical instrument having automatic arpeggio system

Also Published As

Publication number Publication date
US3899951A (en) 1975-08-19
IT1019809B (en) 1977-11-30
JPH0137752B2 (en) 1989-08-09
NL170471B (en) 1982-06-01
GB1472637A (en) 1977-05-04
JPS5041523A (en) 1975-04-16
NL7410473A (en) 1975-02-11
JPS60258593A (en) 1985-12-20
DE2438196A1 (en) 1975-04-30
NL170471C (en) 1982-11-01
CA1015180A (en) 1977-08-09
AU7194474A (en) 1976-02-05

Similar Documents

Publication Publication Date Title
JPS5933919B2 (en) Key switch scanning and encoding device
US4059039A (en) Electrical musical instrument with chord generation
US3871247A (en) Musical instrument employing time division multiplexing techniques to control a second musical instrument
US4417494A (en) Automatic performing apparatus of electronic musical instrument
USRE29144E (en) Automatic chord and rhythm system for electronic organ
JPH0713797B2 (en) Electronic musical instrument
US4142433A (en) Automatic bass chord system
US4160399A (en) Automatic sequence generator for a polyphonic tone synthesizer
US4292874A (en) Automatic control apparatus for chords and sequences
US3918341A (en) Automatic chord and rhythm system for electronic organ
GB1604792A (en) Bass note generation system for an electronic musical instrument
US4058043A (en) Programmable rhythm apparatus
US3649736A (en) Electronic rhythm apparatus for a musical instrument
US4106385A (en) Digital arpeggio generating device
US3974478A (en) Key switch scanning and encoding system
US4154131A (en) Digital arpeggio system
US4089245A (en) Break generator
US4244258A (en) Rhythm system for electronic organ
US4052924A (en) Interval repeat generator for keyboard musical instrument
US4299154A (en) Electronic rhythm generator
US4020728A (en) Electronic organ with automatic keying of pedal notes
US4187756A (en) Automatic arpeggiator
US4646610A (en) Electronic musical instrument with automatic ending accompaniment function
US3951029A (en) Automatic accompaniment system for use with an electronic musical instrument
US4704932A (en) Electronic musical instrument producing level-controlled rhythmic tones