JPS5942907B2 - character recognition device - Google Patents
character recognition deviceInfo
- Publication number
- JPS5942907B2 JPS5942907B2 JP52081578A JP8157877A JPS5942907B2 JP S5942907 B2 JPS5942907 B2 JP S5942907B2 JP 52081578 A JP52081578 A JP 52081578A JP 8157877 A JP8157877 A JP 8157877A JP S5942907 B2 JPS5942907 B2 JP S5942907B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- mesh
- information
- pattern
- mismatched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Character Discrimination (AREA)
Description
【発明の詳細な説明】
本発明は、文字認識装置、例えば漢字などを含む文字の
認識装置において、認識対象文字を走査して得られる図
形情報と標準文字格納メモリから読み出されるパターン
情報とを比較して得られかつ重みづけ回路により重みづ
けされた不一致情報にもとづき、上記認識対象文字の図
形情報と上記標準文字のパターン情報とをパターン’・
マッチング処理して上記認識対象文字を認識するように
した文字認識装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is a character recognition device, for example, a character recognition device including kanji, which compares graphic information obtained by scanning a character to be recognized with pattern information read out from a standard character storage memory. Based on the discrepancy information obtained and weighted by the weighting circuit, the graphic information of the character to be recognized and the pattern information of the standard character are combined into a pattern'.
The present invention relates to a character recognition device that recognizes the recognition target characters through matching processing.
従来の文字認識方式は、認識対象文字の図形情報と予め
用意してある標準文字のパターン情報とを照合して、上
記認識対象文字を認識するパターン・マッチング方式が
行なわれている。Conventional character recognition methods employ a pattern matching method in which graphic information of a character to be recognized is compared with pattern information of a standard character prepared in advance to recognize the character to be recognized.
上記従来のパターン・マッチング方式ではマッチング時
における標準文字に対する認識対象文字の位置ずれに対
処するために、標準文字のパターン情報として重みづけ
を行なつたパターン情報を用いて一ト記認識対象文字の
認識が行なわれている。しかし、上記重みづけされたパ
ターン情報は、少なくとも2ないし3ビットの情報とし
てメモリに予め格納しておく必要があるため、必要なメ
モリ容量が大となり、しかも上記認識対象文字が類似し
て異なる文字Σ認識においては、単に不一致が生じてい
るメッシュに対してのみ重みづけされた値が存在すれば
よいにも拘らず、一致メッシュを含めて全メッシュに重
みづけされた値を用意することは必ずしも有効な対策で
ない。本発明は上記の点を解決することを目的としてお
り、本発明の文字認識装置は、認識対象文字を走査して
得られた図形情報と標準文字のパターン情報とをパター
ン・マツチング処理により比較して、上記認識対象文字
を認識する文字の認識装置において、上記標準文字を該
標準文字の黒メツシユ・白メツシユに対応する2値のパ
ターン情報として格納する標準文字格納メモリと、該標
準文字格納メモリから読み出されたパターン情報に対し
て上記認識対象文字の図形情報を比較させて得られた不
一致メツシユに重みづけする重みづけ回路とをそなえ、
該重みづけ回路は上記不一致メツシユを抽出する不一致
メツシユ抽出部をそなえると共に当該不一致メツシユに
対応する上記認識対象文字の図形情報と上記標準文字の
パターン情報とのメツシユ周辺情報を対比する対比部を
そなえ、該対比結果により上記不一致メツシユに重みづ
けするよう構成され、該重みづけされた不一致度にもと
づいて上記認識対象文字の図形情報と上記標準文字のパ
ターン情報とのパターン・マツチングを行なうよう構成
されることを特徴としている。In the conventional pattern matching method described above, in order to deal with the positional shift of the recognition target character with respect to the standard character during matching, weighted pattern information is used as the pattern information of the standard character. Recognition is taking place. However, since the weighted pattern information needs to be stored in memory in advance as at least 2 or 3 bits of information, the required memory capacity is large, and the recognition target characters are similar but different characters. In Σ recognition, although it is only necessary to have weighted values only for meshes with mismatches, it is not always necessary to provide weighted values for all meshes, including matching meshes. It's not an effective measure. The present invention aims to solve the above-mentioned problems, and the character recognition device of the present invention compares graphic information obtained by scanning a recognition target character with pattern information of a standard character by pattern matching processing. In the character recognition device that recognizes the recognition target character, the standard character storage memory stores the standard character as binary pattern information corresponding to the black mesh and white mesh of the standard character, and the standard character storage memory. a weighting circuit that weights the mismatched mesh obtained by comparing the graphical information of the character to be recognized with the pattern information read from the character;
The weighting circuit includes a mismatched mesh extraction section for extracting the mismatched mesh, and a comparison section that compares the mesh surrounding information between the graphic information of the recognition target character corresponding to the mismatched mesh and the pattern information of the standard character. , is configured to weight the mismatched mesh based on the comparison result, and is configured to perform pattern matching between the graphic information of the recognition target character and the pattern information of the standard character based on the weighted mismatch degree. It is characterized by
以下図面を参照しつつ説明する。第1図A,bは類似す
る2つの認識対象文字例の走査パターンを示す説明図、
第2図は一般にm×nメツシユで構成される走査窓の1
実施例、第3図は第1図A,bを対比して生じた不一致
部分を示す説明図、第4図aは第3図図示A部分の拡大
図、第4図B,cは夫々第3図図示A部分に対応する第
1図A,bの拡大図、第5図aは第3図図示B部分の拡
大図、第5図B,cは夫々第3図図示B部分に対応する
第1図A,bの拡大図、第6図は本発明の1実施例回路
図を夫々示す。This will be explained below with reference to the drawings. FIGS. 1A and 1B are explanatory diagrams showing scanning patterns of two similar examples of recognition target characters;
Figure 2 shows one of the scanning windows generally composed of m x n meshes.
Example, FIG. 3 is an explanatory diagram showing the discrepancy caused by comparing FIGS. 1A and b, FIG. 4a is an enlarged view of part A shown in FIG. 3. Enlarged views of A and b in FIG. 1 correspond to section A shown in FIG. 3, FIG. 5 a is an enlarged view of section B shown in FIG. FIG. 1A and FIG. 1B are enlarged views, and FIG. 6 shows a circuit diagram of one embodiment of the present invention.
図中、Waは認識対象文字を走査する3×3メツシユで
構成される走査窓、Wbは同じく標準文字走査窓を表わ
している。以下、第1図aおよびbに夫々図示する「王
」および[玉」の類似して異なる文字について認識する
場合を例に挙げ、かつ上記[王」を認識対象文字、上記
[玉」を標準文字格納メモリに格納されている標準文字
として説明する。なお上記認識対象文字「王」を走査し
て得られる2値の図形情報パターン(以下入力パターン
という)が第1図aに示され、上記標準文字格納メモリ
に格納されている「玉」の同じく2値の情報パターン(
以下標準パターンという)を第1図bに示す。図中、[
1」は黒メツシユ、[0」は白メツシユを夫々表わして
いる。また第3図は、上記第1図a図示入力パターンお
よび第1図b図示標準パターンを第2図に示す3X3メ
ツシユの走査窓WaおよびWbで夫々走査し、[王」の
走査窓Wa内のパターンと[玉]の走査窓Wb内のパタ
ーンとのうち夫々メツシユA22およびB22の内容に
ついての排他的オア結果を示している。即ち第3図図示
A部分およびB部分の実線で囲まれた領域が、上記入力
パターンと標準パターンとの不一致領域を示し、点線で
囲まれた領域が共通領域を夫々示している。(・ま第4
図a図示A1に対応する第4図bおよびcの位置に、上
記走査窓WaおよびWbの中心A22およびB22がく
るように夫々上記走査窓WaおよびWbを対応させた状
態を考える。In the figure, Wa represents a scanning window composed of a 3×3 mesh for scanning characters to be recognized, and Wb similarly represents a standard character scanning window. In the following, we will take as an example the case of recognizing similar but different characters "king" and "tama" shown in Figure 1 a and b, respectively. This will be explained as a standard character stored in the character storage memory. The binary graphic information pattern (hereinafter referred to as the input pattern) obtained by scanning the recognition target character "King" is shown in FIG. Binary information pattern (
(hereinafter referred to as standard pattern) is shown in FIG. 1b. In the figure, [
1" represents a black mesh, and "0" represents a white mesh. In addition, FIG. 3 shows that the input pattern shown in FIG. 1a and the standard pattern shown in FIG. Exclusive OR results are shown for the contents of meshes A22 and B22, respectively, of the pattern and the pattern within the [ball] scanning window Wb. That is, the areas surrounded by solid lines in parts A and B shown in FIG. 3 indicate areas where the input pattern and the standard pattern do not match, and the areas surrounded by dotted lines indicate common areas, respectively. (・Ma 4th
Consider a situation in which the scanning windows Wa and Wb are made to correspond to the centers A22 and B22 of the scanning windows Wa and Wb, respectively, at the positions shown in FIGS. 4b and 4c corresponding to A1 in FIG.
この時メツシユA22は論理「1」であリメツシユB2
2は論理「O」であるため、メツシユA22とB22の
排他的オアは論理「1」となり、メツシユA1に対応す
る人力パターンと標準パターンとのメツシユにおいて不
一致が生じて(・ることが判る。本発明の場合、このよ
うな不一致メツシユが検出されると、上記両パターン間
に少なくとも例えば重み「1」の不一致があるものとみ
るようにする。そして該不一致が更に大きい重みをもつ
ているか否かは次のように調べられる。即ち上記走査窓
WaおよびWbの中心A22とB22との排他的オアの
結果が論理「1」のとき、該走査窓WaおよびWbの中
心A22とB22との内輪理「O」の側の走査窓例えば
第4図例においては、走査窓Wbの側を調べる。この場
合該走査窓Wbの各メツシユBllないしB33につい
てのオア結果は論理「1」であることから、上記不一致
メツシユA,は第3図図示点線で示される上記両者パタ
ーンの共通領域に隣接していることが判り、両者パター
ン間の不一致メツシユA1に関する不一致度は、上記重
み11」以上の不一致があるものとみなさないようにす
る。また上記と同じ操作を例えば第3図図示B部分即ち
第5図a図示の不一致メツシユB1について行なう。第
5図bおよびcの走査窓WaおよびWbの中心A22と
B22とのうち、論理「O」の側の走査窓Waの各メツ
シユAl,ないしA33についてのオアをとると、該オ
アの結果は論理[0」となる。このことは上記不一致メ
ツシユB1が第3図図示点線で囲まれる上記両者パター
ンの共通領域に隣接していないこと表わして℃・る。こ
の場合上記不一致メツシユB1に対する重みづけは上記
重み「1」に追加して行なわれる。例えば本実施例では
重み[2」が追加されて重み「3」の不一致があるもの
とみるようにする。このように不一致メツシユが上記両
者パターンの共通領域に隣接しているか否かにより、上
記不一致メツシユに対して不一致度に関する重みづけが
行なわれる。即ち上記メツシユA1のように隣接して存
在する不一致メツシユの不一致度の重みづけは低く押え
、メツシユB1のように隣接して存在しない不一致メツ
シユの不一致度に関する重みづけは高くすることにより
、類似して僅かに異なる認識対象文字相互間の識別に当
つて効果的である。次に第6図に示す本発明の1実施例
回路について説明する。At this time, mesh A22 is logic "1" and mesh B2
2 is logic "O", the exclusive OR of meshes A22 and B22 becomes logic "1", and it can be seen that a mismatch occurs in the mesh between the manual pattern and the standard pattern corresponding to mesh A1. In the case of the present invention, when such a mismatched mesh is detected, it is assumed that there is a mismatch of at least a weight of "1" between the two patterns.Then, it is determined whether or not the mismatch has an even larger weight. It is checked as follows. That is, when the result of the exclusive OR of the centers A22 and B22 of the scanning windows Wa and Wb is logical "1", the inner ring of the centers A22 and B22 of the scanning windows Wa and Wb is For example, in the example shown in FIG. 4, the side of the scanning window Wb on the side of the logic "O" is examined.In this case, the OR result for each mesh Bll to B33 of the scanning window Wb is logical "1". , the mismatched mesh A, is found to be adjacent to the common area of the two patterns indicated by the dotted line in FIG. For example, the same operation as above is performed for the portion B shown in FIG. 3, that is, the mismatched mesh B1 shown in FIG. 5a. and B22, if we take the OR for each mesh Al, through A33 in the scanning window Wa on the logic "O" side, the result of the OR will be logic [0].This means that the mismatched mesh B1 is This indicates that the two patterns are not adjacent to the common area surrounded by the dotted line in FIG. In the embodiment, a weight of [2] is added and it is assumed that there is a mismatch with a weight of [3].In this way, the mismatched mesh is determined depending on whether or not the mismatched mesh is adjacent to the common area of both patterns. In other words, the weighting of the mismatching degree of adjacent mismatched meshes such as mesh A1 is kept low, and the mismatching weight of mismatched meshes that do not exist adjacently like mesh B1 is kept low. By increasing the weighting of degree, it is effective to distinguish between similar but slightly different characters to be recognized.Next, a circuit according to an embodiment of the present invention shown in FIG. 6 will be described.
図中、1は標準パターンを格納するメモリ、2ないし7
はシフト・レジスタ、8は排他的オア回路、9,10お
よび15,16はアンド回路、11,13および17は
オア回路、12および14は反転回路、18は加算回路
、19はレジスタ、20は判定回路を夫々表わしている
。第6図において、入力パターンと標準パターンが順次
1ビツトずつ夫々シフト・レジスタ2ないし4および5
ないし7に入力されてゆく間に、図示端子Allな(・
しA33およびBllないしB33に現われる出力を調
べることによつて、公知の如く上記走査窓WaおよびW
bによる走査を行なつたと同じ状態をつくる。そしてシ
フト・レジスタ3の出力A22とシフト・レジスタ6の
出力B22の論理が異なつた場合のみ即ち上記入力パタ
ーンと標準パターンとの対比において不一致メツシユが
存在することを判別した時、排他的オア回路8は論理[
1」を出力して加算回路18に先づ重み「2理」情報を
送る。このとき上記シフト・レジスタ3および6の出力
A22とB22のうち、論理[0]側のメツシユの周辺
情報を出力するオア回路11または13の出力にもとず
(・て、重み「21」 情報が上記加算回路18に送ら
れて、排他的オア回路8より送られた上記重み「2て」
情報と加算回路18において加算される。このように
して上記不一致メツシユの不一致度は、該不一致メツシ
ユの周辺情報が加昧されて重みづけがなされ、加算回路
18において加算される。上記の如き手段により各不一
致メツシユについて順次重みづけが行なわれ、該重みづ
けされた上記不一致メツシユ毎の不一致情報は、レジス
タ19を介して1個の認識対象文字の走査が終るまで次
々に加算回路18において累積加算され、1文字走査終
了信号と共に上記不一致情報集計値は、判定回路20に
送られて上記認識対象文字の識別が行なわれる。なお例
を挙げて具体的に第6図について説明する。いま第4図
図示の場合を例にとると、第4図bおよびc図示の走査
窓WaおよびWbの夫々AllないしA33およびBl
lないしB33に対応するメツシユ情報が、シフト・レ
ジスタ2な(・し4の出力端子AllないしA33およ
びシフト・レジスタ5な℃・し7の出力端子Bllない
しB33の出力として夫々取り出される。上記出力のう
ちシフト・レジスタ3の出力端子A22とシフト・レジ
スタ6の出力端子B22との出力が取り出されて、図示
の如く排他的オア回路8に送られる。上記端子A22の
出力は論理「1」、上記端子B22の出力は論理「O]
、従つて排他的オア回路8の出力は論理「1」となり、
該排他的オア回路8の出力が加算回路18に送られて重
み「2回」 が加算される。一方、上記端子A22とB
22のうち論理「O」の出力を示す端子B22側即ち標
準パターン側のシフト・レジスタ5ないし7の各端子B
llないしB33の出力が送られる図示オア回路13の
出力は論理「1」であり、アンド回路9はオンされるが
上記オア回路13の出力は反転回路14により論理「O
」に反転されているため、アンド回路16の出力は論理
「O」となる。また図示アンド回路10の出力は論理[
0」、従つてアンド回路15の出力も論理「0」となり
、オア回路1rの入力は共に論理「0]となるので、該
オア回路17の出力は論理「0」となり、加算回路18
において加算されないことになる。従つて上記第4図例
の不一致メツシユA1の不一致度値は、上記排他的オア
回路8の出力のみとなり、重み[2記」 即ち「1」が
加算回路18において加算される。次に第5図図示の場
合を例にとると、上記第4図例にて説明した如く、シフ
ト・レジスタ3の端子A22の出力論理[0]とシフト
・レジスタ6の端子B22の出力論理「1」とが排他的
オア回路8に送られて、該排他的オア回路8の出力は論
理[1」となる。従つて上記排他的オア回路8の出力が
加算回路18に送られて上記第4図例と同じく先づ重み
[28」 が加算される。一方上記端子A22およびB
22のうち論理「0」の出力を示す端子A22側即ち入
力パターン側のシフト・レジスタ2ないし4の端子Al
lないしA33の出力が夫々オア回路11に送られて、
該オア回路11の出力は論理「O」となり、反転回路1
2により反転されて論理「1」がアンド回路15に送ら
れる。また排他的オア回路8およびシフト・レジスタ6
の端子B22の出力の何れも論理「1」がアンド回路1
0に送られ、該アンド回路10の出力論理「1]が上記
アンド回路15に送られる。該アンド回路15は上記反
転回路12の出力論理[1」、上記アンド回路10の出
力論理[1]を受けて論理[1」を出力し、オア回路1
7の出力は論理「1」となる。該オア回路17の出力論
理[1」は、加算回路18において重み「21」 とし
て加算される。従つて上記排他的オア回路8の出力と上
記オア回路17との出力即ち重み「2の」 と「21」
とが加算回路18において加算され、上記第5図例の
不一致メツシユB1の不一致度値は「3」となる。この
ようにして第4図例の不一致メツシユA1は、重み「1
」また第5図例不一致メツシユB1は重み「3」と重み
づけされたように、各不一致メツシユは自動的に重みづ
けが行なわれ、該重みづけされた各不一致メツシユ毎の
不一致度値は、レジスタ19を介して1個の認識対象文
字の走査が終るまで順次加算回路18において累積加算
され、1文字走査終了信号と共に上記不一致度集計値ぱ
判定回路20に送られて、上記認識対象文字の識別が行
なわれる。以上説明した如く、本発明によれば、メモリ
に格納する標準パターンは2値のパターンで用意するた
め、メモリは簡単になり価格的に低廉となると共に、性
能的にも不一致メツシユが抽出されたときにのみ該不一
致メツシユの周辺情報に対応して当該不一致メツシユに
対して自動的に重みづけが行なわれるので、特に類似し
て僅かに異なる認識対象文字相互間の識別に当つて効果
的である。In the figure, 1 is a memory for storing standard patterns, 2 to 7
is a shift register, 8 is an exclusive OR circuit, 9, 10, 15, and 16 are AND circuits, 11, 13, and 17 are OR circuits, 12 and 14 are inverting circuits, 18 is an adder circuit, 19 is a register, and 20 is a Each shows a judgment circuit. In FIG. 6, the input pattern and the standard pattern are sequentially transferred one bit at a time to shift registers 2 to 4 and 5, respectively.
While the input is being input to terminals 7 to 7, the terminals shown (All) are connected.
By examining the outputs appearing at A33 and Bll to B33, the scanning windows Wa and W can be determined in a known manner.
Creates the same state as when scanning by b. Then, only when the logics of the output A22 of the shift register 3 and the output B22 of the shift register 6 are different, that is, when it is determined that there is a mismatched mesh in the comparison between the input pattern and the standard pattern, the exclusive OR circuit 8 is logic [
1" and sends the weight "2 logic" information to the adder circuit 18 first. At this time, among the outputs A22 and B22 of the shift registers 3 and 6, based on the output of the OR circuit 11 or 13 that outputs the peripheral information of the mesh on the logic [0] side (. is sent to the adder circuit 18, and the weight "2" sent from the exclusive OR circuit 8 is
The information is added in an adder circuit 18. In this manner, the degree of mismatch of the mismatched mesh is weighted by adding peripheral information of the mismatched mesh, and added in the addition circuit 18. Each mismatched mesh is sequentially weighted by the above-described means, and the weighted mismatch information for each mismatched mesh is sent to the adder circuit one after another via the register 19 until scanning of one recognition target character is completed. In step 18, the total value of the mismatch information is cumulatively added together with the one-character scanning end signal, and is sent to the determination circuit 20, where the character to be recognized is identified. Note that FIG. 6 will be specifically explained using an example. Taking the case shown in FIG. 4 as an example, scanning windows Wa and Wb shown in FIG.
Mesh information corresponding to I to B33 is taken out as outputs from output terminals All to A33 of shift registers 2 to 4 and output terminals Bll to B33 of shift registers 5 to 7, respectively.The above outputs Outputs from the output terminal A22 of the shift register 3 and the output terminal B22 of the shift register 6 are taken out and sent to the exclusive OR circuit 8 as shown in the figure.The output of the terminal A22 is logic "1", The output of the above terminal B22 is logic “O”
, therefore, the output of the exclusive OR circuit 8 becomes logic "1",
The output of the exclusive OR circuit 8 is sent to the adder circuit 18, where the weight "2 times" is added. On the other hand, the above terminals A22 and B
22, each terminal B of the shift registers 5 to 7 on the terminal B22 side, that is, on the standard pattern side, indicates the output of logic "O"
The output of the illustrated OR circuit 13 to which the outputs of ll to B33 are sent is logic "1", and the AND circuit 9 is turned on, but the output of the OR circuit 13 is set to logic "O" by the inverting circuit 14.
”, the output of the AND circuit 16 becomes logic “O”. Further, the output of the illustrated AND circuit 10 is a logic [
Therefore, the output of the AND circuit 15 becomes logic "0", and the inputs of the OR circuit 1r both become logic "0", so the output of the OR circuit 17 becomes logic "0", and the output of the adder circuit 18 becomes logic "0".
will not be added in . Therefore, the inconsistency value of the inconsistency mesh A1 in the example shown in FIG. Next, taking the case shown in FIG. 5 as an example, as explained in the example of FIG. 4 above, the output logic [0] of the terminal A22 of the shift register 3 and the output logic "1'' is sent to the exclusive OR circuit 8, and the output of the exclusive OR circuit 8 becomes logic ``1''. Therefore, the output of the exclusive OR circuit 8 is sent to the adder circuit 18, and the weight [28'' is added thereto as in the example of FIG. 4 above. On the other hand, the above terminals A22 and B
Terminals Al of shift registers 2 to 4 on the terminal A22 side, that is, on the input pattern side, which shows the output of logic "0" among 22
The outputs of I to A33 are respectively sent to the OR circuit 11,
The output of the OR circuit 11 becomes logic "O", and the inverting circuit 1
2 and the logic "1" is sent to the AND circuit 15. Also, exclusive OR circuit 8 and shift register 6
If the output of terminal B22 is logic "1", it is AND circuit 1.
0, and the output logic "1" of the AND circuit 10 is sent to the AND circuit 15. The AND circuit 15 outputs the output logic [1] of the inversion circuit 12 and the output logic [1] of the AND circuit 10. and outputs logic [1], OR circuit 1
The output of 7 becomes logic "1". The output logic [1] of the OR circuit 17 is added as a weight "21" in the adding circuit 18. Therefore, the output of the exclusive OR circuit 8 and the output of the OR circuit 17, that is, the weights "2" and "21"
are added in the adding circuit 18, and the mismatch degree value of the mismatch mesh B1 in the example shown in FIG. 5 becomes "3". In this way, the mismatched mesh A1 in the example of FIG.
” In addition, each mismatched mesh is automatically weighted, such as the mismatched mesh B1 in the example shown in FIG. The cumulative addition is carried out in the adding circuit 18 sequentially through the register 19 until the scanning of one character to be recognized is completed, and the summation value of the degree of discrepancy is sent to the judgment circuit 20 together with the one character scanning end signal, and the total value of the character to be recognized is An identification is made. As explained above, according to the present invention, the standard pattern stored in the memory is prepared as a binary pattern, so the memory becomes simple and inexpensive, and mismatched meshes can be extracted in terms of performance. Since the mismatched mesh is automatically weighted in accordance with the surrounding information of the mismatched mesh, it is particularly effective in distinguishing between similar but slightly different recognition target characters. .
第1図A,bは類似する2つの認識対象文字例の走査パ
ターンを示す説明図、第2図は一般にm×nメツシユで
構成される走査窓の1実施例、第3図は第1図A,bを
対比して生じた不一致部分を示す説明図、第4図aは第
3図図示A部分の拡大図、第4図B,cは夫々第3図図
示B部分に対応する第1図A,bの拡大図、第5図aは
第3図図示B部分の拡大図、第5図B,cは夫々第3図
図示B部分に対応する第1図A,bの拡大図、第6図は
本発明の1実施例回路図を夫々示す。1A and 1B are explanatory diagrams showing scanning patterns of two similar examples of characters to be recognized; FIG. 2 is an example of a scanning window generally composed of an m×n mesh; and FIG. An explanatory diagram showing the discrepancy caused by comparing A and b. Fig. 4 a is an enlarged view of part A shown in Fig. 3, and Figs. 4 B and c are the first part corresponding to part B shown in Fig. 3. Figures A and b are enlarged views, Figure 5 a is an enlarged view of part B shown in Figure 3, Figures 5 B and c are enlarged views of Figure 1 A and b corresponding to part B shown in Figure 3, respectively; FIG. 6 shows a circuit diagram of one embodiment of the present invention.
Claims (1)
字のパターン情報とをパターン・マッチング処理により
比較して、上記認識対象文字を認識する文字の認識装置
において、上記標準文字を該標準文字の黒メッシュ・白
メッシュに対応する2値のパターン情報として格納する
標準文字格納メモリと、該標準文字格納メモリから読み
出されたパターン情報に対して上記認識対象文字の図形
情報を比較させて得られた不一致メッシュに重みづけす
る重みづけ回路とをそなえ、該重みづけ回路は上記不一
致メッシュを抽出する不一致メッシュ抽出部をそなえる
と共に当該不一致メッシュに対応する上記認識対象文字
の図形情報と上記標準文字のパターン情報とのメッシュ
周辺情報を対比する対比部をそなえ、該対比結果により
上記不一致メッシュに重みづけするよう構成され、該重
みづけされた不一致度にもとづいて上記認識対象文字の
図形情報と上記標準文字のパターン情報とのパターン・
マッチングを行なうよう構成されることを特徴とする文
字認識装置。 2 上記重みづけ回路は、不一致メッシュが白メッシュ
である側の認識対象文字の図形情報パターンまたは標準
文字情報パターンの上記不一致メッシュに対応するメッ
シュ周辺情報にもとづいて、重みづけを与えてやるよう
に構成されることを特徴とする特許請求の範囲第1項記
載の文字認識装置。[Scope of Claims] 1. In the character recognition device that recognizes the recognition target character by comparing graphic information obtained by scanning the recognition target character and standard character pattern information through pattern matching processing, A standard character storage memory that stores standard characters as binary pattern information corresponding to the black mesh and white mesh of the standard character, and a graphic of the character to be recognized based on the pattern information read from the standard character storage memory. The weighting circuit is provided with a weighting circuit that weights the mismatched meshes obtained by comparing the information, and the weighting circuit is provided with a mismatched mesh extracting section that extracts the mismatched meshes, and the weighting circuit that weights the mismatched meshes obtained by comparing the information. It is configured to include a comparison unit that compares mesh peripheral information between the graphic information and the pattern information of the standard character, and is configured to weight the mismatched mesh based on the comparison result, and based on the weighted mismatch degree, the recognition target The pattern between the graphic information of the character and the pattern information of the above standard characters.
A character recognition device configured to perform matching. 2 The weighting circuit applies weighting based on the graphic information pattern of the character to be recognized on the side where the mismatched mesh is a white mesh or the surrounding information of the mesh corresponding to the mismatched mesh of the standard character information pattern. A character recognition device according to claim 1, characterized in that the character recognition device is configured as follows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52081578A JPS5942907B2 (en) | 1977-07-08 | 1977-07-08 | character recognition device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52081578A JPS5942907B2 (en) | 1977-07-08 | 1977-07-08 | character recognition device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5416935A JPS5416935A (en) | 1979-02-07 |
| JPS5942907B2 true JPS5942907B2 (en) | 1984-10-18 |
Family
ID=13750181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52081578A Expired JPS5942907B2 (en) | 1977-07-08 | 1977-07-08 | character recognition device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942907B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995674A (en) * | 1982-11-22 | 1984-06-01 | Fujitsu Ltd | Method and device for pattern recognition |
-
1977
- 1977-07-08 JP JP52081578A patent/JPS5942907B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5416935A (en) | 1979-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10146990B2 (en) | Method and device for fingerprint unlocking and user terminal | |
| US4135147A (en) | Minutiae pattern matcher | |
| US10572713B2 (en) | Fingerprint identification method and terminal | |
| Luo et al. | Knowledge based fingerprint image enhancement | |
| US4561106A (en) | Character recognition process and apparatus | |
| JPS5942907B2 (en) | character recognition device | |
| JPS5949630B2 (en) | pattern recognition device | |
| JP2833137B2 (en) | Pattern matching method | |
| US5434930A (en) | Fuzzy neuron for patter recognition | |
| JPS5856907B2 (en) | Identification method using differential mask | |
| JPS63276681A (en) | Device for collating fingerprint | |
| Liu et al. | A modified thinning framework against noise | |
| JPS5939070B2 (en) | pattern recognition device | |
| JPH02293981A (en) | Individual collating device | |
| JPS5853389B2 (en) | character identification device | |
| Kheiri et al. | Hardware design for binarization and thinning of fingerprint images | |
| JPS5841546B2 (en) | Character reading device using obi pattern | |
| JPS62236090A (en) | Pattern collating system | |
| JPH041870A (en) | Method and device for recognizing pattern | |
| JPS6349274B2 (en) | ||
| JPS5922993B2 (en) | pattern identification device | |
| JPH02293982A (en) | Individual collating device | |
| JPS59117674A (en) | Pattern matching processing system of graphic pattern extracting processing | |
| JPS6379136A (en) | Microprogram controller | |
| HK40018924B (en) | Debugging method and debugging unit |