Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0680765B2 - Hybrid integrated circuit device - Google Patents
[go: Go Back, main page]

JPH0680765B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0680765B2
JPH0680765B2 JP1100786A JP10078689A JPH0680765B2 JP H0680765 B2 JPH0680765 B2 JP H0680765B2 JP 1100786 A JP1100786 A JP 1100786A JP 10078689 A JP10078689 A JP 10078689A JP H0680765 B2 JPH0680765 B2 JP H0680765B2
Authority
JP
Japan
Prior art keywords
integrated circuit
eprom
circuit device
hybrid integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1100786A
Other languages
Japanese (ja)
Other versions
JPH02278862A (en
Inventor
浩二 長浜
明 風見
永 清水
修 中本
克実 大川
保広 小池
正雄 金子
聖和 上野
保雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1100786A priority Critical patent/JPH0680765B2/en
Priority to US07/510,467 priority patent/US5285107A/en
Priority to EP90107414A priority patent/EP0393657B1/en
Priority to DE69031141T priority patent/DE69031141T2/en
Publication of JPH02278862A publication Critical patent/JPH02278862A/en
Publication of JPH0680765B2 publication Critical patent/JPH0680765B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM(紫外線消去形プログラマブル・リード・
オンリ・メモリー)を実装してなるEPROM内蔵型の混成
集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a resin-sealed non-volatile memory on an integrated circuit substrate,
For example EPROM (UV erasable programmable lead
EPROM built-in type hybrid integrated circuit device in which only memory is mounted.

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用域は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路(IC)
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。
(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of the PROM elements are currently mounted on the printed wiring board in the control area together with the driving integrated circuit, and are usually mounted on the printed wiring board which is easy to attach and detach to rewrite the information once written. ing. For various electronic devices that are required to be smaller and lighter, a semiconductor integrated circuit (IC) is mounted on the printed wiring board by a technique called chip-on-board.
The chip is directly mounted, and after the required wiring is provided, the IC chip including this wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。
On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be reduced in size and weight because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第13図に従って説
明すると、第13図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン(4
1)が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板(42)のスルーホール(43)にサーディ
ップ型パッケージに組込まれEPROM素子(44)が搭載さ
れている。このEPROM素子(44)はヘッダー(45)およ
びキャップ(46)を有し、前記ヘッダー(45)はセラミ
ック基材(47)に外部導出リード(48)か低融点ガラス
材で接着されている。又このヘッダー(45)はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部(50)が前記低融点ガラス材上或はセラミック
基材(47)上に接着されており、この素子搭載部(50)
にEPROMチップ(51)が紫外線照射面を上にして装着さ
れ、このチップ(51)の電極と前記外部導出リード(4
8)とが金属細線(52)によって接続されている。前記
キャップ(46)は蓄部材であって、前記EPROMチップ(5
1)の紫外線照射面と対向する部分に窓(53)を有する
セラミック基材(54)を含み、このキャップ(46)は低
融点ガラスによってヘッダー(45)に配置されたEPROM
チップ(51)を密封している。この様にEPROMチップ(5
1)を密封したEPROM素子(44)は、前記絶縁性基板(4
2)のスルーホール(43)に外部導出リード(48)を挿
通させ半田によって固定される。このスルーホール(4
3)は導電性配線パターン(41)によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部(55)から図示しない雌型コネクタへと
接続される。
A mounting structure of such a conventional EPROM element will be described with reference to FIG. 13. FIG. 13 is a perspective view having a partial cross section of the conventional EPROM element, in which a conductive wiring pattern (4
An EPROM element (44) is mounted in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. The EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) with an external lead (48) or a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed with glass is adhered onto the low melting point glass material or the ceramic base material (47), This element mounting part (50)
An EPROM chip (51) is mounted on the surface of the chip (51) with the UV irradiation surface facing upward, and the electrodes of the chip (51) and the external leads (4) are attached.
8) and are connected by a thin metal wire (52). The cap (46) is a storage member, and the EPROM chip (5
An EPROM that includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of 1), and this cap (46) is placed on a header (45) by a low melting point glass.
The tip (51) is sealed. In this way EPROM chip (5
The EPROM device (44) with the sealed 1) is the insulating substrate (4).
An external lead (48) is inserted through the through hole (43) of 2) and fixed by soldering. This through hole (4
3) has a required wiring arrangement by the conductive wiring pattern (41) and is connected from the male connector terminal portion (55) provided at the end of the insulating substrate to a female connector (not shown). .

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温(400〜500℃)シールとなり、EPROMチップの
電極(アルミニウム)と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。
Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM element has a window for UV irradiation, the package is assembled into a cerdip type package that uses ceramics as a base material. However, this package is sealed with a low melting point glass, so it can be used at high temperatures (400 to 500). If the metal thin wire that connects the electrode (aluminum) of the EPROM chip and the external lead is not made of the same kind of material, alloying occurs and wiring resistance increases or disconnection occurs. In order to avoid such a situation, aluminum thin wires are usually used, but this EPROM chip requires a substrate to be at ground potential, so the ground electrode of the EPROM chip is wire-connected to the chip mounting part made of gold paste. . Even in this case, since the secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece having aluminum coated on the head called a ground die is used. Separately from the EPROM chip, fix it to the chip mounting part made of the gold paste, and
The conventional mounting structure is unsatisfactory in terms of small size, light weight, and low price, such as the extremely complicated work of connecting to the ground electrode of the EPROM chip.

斯る問題を解決するために第14図に示したEPROM実装構
造がある。
In order to solve such a problem, there is an EPROM mounting structure shown in FIG.

以下に第14図に示したEPROM実装構造について説明す
る。
The EPROM mounting structure shown in FIG. 14 will be described below.

主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)は、
EPROMチップ21を載置するチップ搭載エリヤ(60c)を有
し、前記配線パターン(60b)は、このエリヤ近傍から
主表面(60a)上を引回されて図示しない雄型コネクタ
端子部に接続されている。前記エリヤ(60c)には、EPR
OMチップ(61)が搭載され、このチップ(61)の表面電
極と前記配線パターン(60b)とが金属細線(62)によ
り接続されている。勿論金属細線(62)の一本は前記チ
ップ(61)のサブストレートと接続する為に、このチッ
プ(61)が搭載された配線パターン(60b)とワイヤリ
ングされている。前記EPROMチップ(61)の紫外線照射
面(61a)上には紫外線透過性樹脂(63)(例えば東レ
社製、型名TX−978)を介して、紫外線透過性窓材(6
4)が固着されている。この窓材(64)は、石英、透明
アルミナ等、公知の紫外線透過性材料である。そして、
前記窓材(64)の頂部面(64a)は、EPROMチップ(61)
の紫外線照射面に光を導入する面であるから、この頂部
面(64a)を除いた残余の窓材(64)部分と、金属細線
(62)と、この金属細線(62)と前記配線パターン(60
b)との接続部分とが合成樹脂(65)(例えば日東電工
社製、型名MP−10)で被覆されている。もし、絶縁性基
板(60)と、EPROMチップ(61)と窓材(64)とを加え
た総合厚さ寸法を更に低くする必要があれば、前記基板
(60)のチップ搭載エリヤ(60c)をザグリ穴としてこ
の基板(60)の厚さの半分程度握れば良い。又この様な
ザグリ穴としておけば、合成樹脂(65)の流れ止めダム
が形成され湿気などの浸入に対して有効に作用する。
An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
It has a chip mounting area (60c) on which the EPROM chip 21 is mounted, and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a) and connected to a male connector terminal portion (not shown). ing. The Eliya (60c) has an EPR
An OM chip (61) is mounted, and the surface electrode of this chip (61) and the wiring pattern (60b) are connected by a thin metal wire (62). Of course, one of the thin metal wires (62) is wired to the wiring pattern (60b) on which the chip (61) is mounted in order to connect with the substrate of the chip (61). On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet-transparent resin (63) (for example, manufactured by Toray Industries, Inc., model name TX-978) is used, and an ultraviolet-transparent window material (6) is used.
4) is stuck. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina. And
The top surface (64a) of the window material (64) has an EPROM chip (61)
Since it is a surface that introduces light to the ultraviolet irradiation surface, the remaining window material (64) excluding the top surface (64a), the metal thin wire (62), the metal thin wire (62) and the wiring pattern. (60
The connecting portion with b) is covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). If it is necessary to further reduce the total thickness of the insulating substrate (60), the EPROM chip (61) and the window material (64), the chip-mounted area (60c) of the substrate (60). Use as a countersunk hole and hold about half the thickness of this substrate (60). Further, if such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on ingress of moisture and the like.

第13図および第14図で示したEPROM実装構造は特開昭60
−83393号公報(H05K 1/18)に記載されている。
The EPROM mounting structure shown in FIG. 13 and FIG.
-83393 (H05K 1/18).

(ハ)発明が解決しようとする課題 第14図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
4図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第14図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。
(C) Problems to be Solved by the Invention Needless to say, the EPROM mounting structure shown in FIG. 14 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 4, the microcomputer and its peripheral circuit elements that are fixed around the EPROM are composed of electronic components such as discretes. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual. Furthermore, in the EPROM structure shown in FIG. 14, E
When erasing the program data of the PROM, after erasing by irradiating the printed circuit board with ultraviolet rays, write terminals such as a probe are contacted with the conductive pattern of the routing wire extended from the EPROM and rewriting is performed. However, the conventional general ROM writer cannot be used, and there is a problem in that EPROM rewriting is complicated.

また、第13図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第13図に示した実装構造においても第14図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。
In addition, in the EPROM mounting structure shown in FIG. 13, since the EPROM can be attached to and detached from the printed circuit board in terms of rewriting after erasing, it is possible to write using a general ROM writer. It can be done easily. However, in the mounting structure shown in FIG. 13 as well, as in FIG. 14, circuits around the EPROM, that is, circuit elements such as a microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.

更に第13図および第14図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIGS. 13 and 14,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.

更に第13図および第14図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。
Furthermore, in the EPROM mounting structure shown in FIG. 13 and FIG.
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, there is a problem that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle and reduces workability.

更に第13図及び第14図で示したEPROM実装構造では一枚
のプリント基板上にEPROMとディスクリート部品からな
るマイクロコンピュータ及びその周辺の回路素子の全て
の素子が搭載されているため上述した様にシステム自体
の小型化という点で大きな問題となる。
Furthermore, in the EPROM mounting structure shown in FIG. 13 and FIG. 14, since all the elements of the microcomputer consisting of the EPROM and discrete components and the peripheral circuit elements are mounted on one printed circuit board, as described above. This is a big problem in terms of downsizing the system itself.

(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上に少なくとも樹脂封止型のEPRO
Mとマイクロコンピュータを搭載し、他方の基板上ある
いは一方の基板上にその他の全ての回路素子を搭載し、
他方の基板の周端辺の所定位置に設けられたくぼみでEP
ROMだけが露出すると共にマイクロコンピュータおよび
他の全ての回路素子を二枚の基板とケース材で形成され
た封止空間に封止する構造を特徴とする。
(D) Means for Solving the Problems The present invention has been made in view of the above problems, and at least a resin-sealed EPRO is provided on one of the two substrates.
M and a microcomputer are mounted, and all other circuit elements are mounted on the other board or on one board,
EP on the other board at the specified position on the peripheral edge
It is characterized by a structure in which only the ROM is exposed and a microcomputer and all other circuit elements are sealed in a sealed space formed by two substrates and a case material.

従ってEPROMを搭載した混成集積回路を小型化でしかも
二枚の基板上に回路素子を実装でき高密度実装のEPROM
内蔵の混成集積回路装置を提供することができる。ま
た、EPROM上面が一方の基板の周端辺に設けられたくぼ
みより露出しているためEPROMの挿脱が自由自在に行え
ることができる。
Therefore, it is possible to downsize a hybrid integrated circuit equipped with an EPROM and also to mount circuit elements on two substrates.
A built-in hybrid integrated circuit device can be provided. Further, since the top surface of the EPROM is exposed from the recess provided on the peripheral edge of one of the substrates, the EPROM can be freely inserted and removed.

(ホ)作用 この様に本発明に依れば、二枚の基板の一方の基板の周
端辺の所定位置にくぼみを設け、そのくぼみで露出した
他方の基板上の導電路にEPROMを接続しているのでEPROM
の載置位置を任意に設定できるので、内蔵するマイクロ
コンピュータとの電気的接続を考慮して、効率良くEPRO
Mとマイクロコンピュータとを接続することができ、信
号線即ち導電路の引回し線を不要にすることができる。
(E) Action As described above, according to the present invention, a recess is provided at a predetermined position on the peripheral edge of one of the two substrates, and the EPROM is connected to the conductive path on the other substrate exposed by the recess. So EPROM
Since the mounting position of the EPRO can be set arbitrarily, the EPRO can be efficiently used in consideration of the electrical connection with the built-in microcomputer.
The M and the microcomputer can be connected, and the signal line, that is, the lead line of the conductive path can be eliminated.

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。
Furthermore, the most closely related microcomputer can be placed in the adjacent position of the EPROM, the data line for exchanging data between the EPROM and the microcomputer can be realized with the shortest distance or the minimum distance, and the loss of packaging density due to the routing of the data line. Will be suppressed to the minimum, and high-density mounting can be performed.

更に本発明ではEPROM以外の全ての回路素子はチップで
二枚の基板のいずれか一方の基板上に搭載され且つ、二
枚の基板とケース材で形成された封止空間内に収納され
るため小型化でしかも高密度実装ができ取扱い性の優れ
た混成集積回路装置を提供することができる。
Further, in the present invention, all the circuit elements other than the EPROM are mounted as chips on one of the two substrates and housed in the sealed space formed by the two substrates and the case material. It is possible to provide a hybrid integrated circuit device which is small in size, can be mounted at high density, and has excellent handleability.

(ヘ)実施例 以下に第1図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。
(F) Embodiment A hybrid integrated circuit device according to the present invention will be described in detail below with reference to an embodiment shown in FIGS. 1 to 12.

第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図および第2図に示
す様に、二枚の集積回路基板(2)(3)と、二枚の集
積回路基板(2)(3)の一方の基板(2)の周端辺の
所定位置に設けられたくぼみ(4)と、二枚の集積回路
基板(2)(3)上に形成された所望形状の導電路
(5)と、一方の導電路(5)と接続された不揮発性メ
モリー(6)と、そのメモリー(6)からデータを供給
され且つ不揮発性メモリー(6)が搭載された一方の基
板(2)上の導電路(5)と接続されたマイクロコンピ
ュータ(7)と、二枚の基板(2)(3)上の導電路
(5)と接続された周辺の回路素子(8)と、二枚の基
板(2)(3)を離間して一体化するケース材(9)と
をから構成される。
As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) has two integrated circuit boards (2) and (3) and one of the two integrated circuit boards (2) and (3). A recess (4) provided at a predetermined position on the peripheral edge of the substrate (2), a conductive path (5) having a desired shape formed on the two integrated circuit substrates (2) and (3), and one of A non-volatile memory (6) connected to the conductive path (5) and a conductive path (5) on one substrate (2) to which data is supplied from the memory (6) and the nonvolatile memory (6) is mounted. ), A peripheral circuit element (8) connected to the conductive paths (5) on the two substrates (2) and (3), and two substrates (2) ( And a case member (9) which separates and integrates 3).

二枚の集積回路基板(2)(3)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。
As the two integrated circuit boards (2) and (3), hard boards made of ceramics, glass epoxy, metal, or the like are used, and in this embodiment, metal boards excellent in heat dissipation and mechanical strength are used.

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その二枚の基板(2)(3)の表面には第
4図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜(9)(アルマイト層)が形成され、その一主面側
に10〜70μ厚のポリイミド等のフレキシブル性を有した
絶縁樹脂層(10)が貼着される。更に絶縁樹脂層(10)
上には10〜70μ厚の銅箔(11)が絶縁樹脂層(10)と同
時にローラーあるいはホットプレス等の手段により貼着
されている。ところで、二枚の基板(2)(3)はフレ
キシブル性を有する絶縁樹脂層(10)によって所定の間
隔離間されて連結された状態となっている。
As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9) (alumite layer) is formed on the surfaces of the two substrates (2) and (3) by well-known anodic oxidation, and 10 to 70 μm is formed on one main surface side thereof. An insulating resin layer (10) having flexibility such as thick polyimide is attached. Insulating resin layer (10)
A copper foil (11) having a thickness of 10 to 70 μm is adhered to the upper surface of the insulating resin layer (10) at the same time by means of a roller or a hot press. By the way, the two substrates (2) and (3) are in a state of being connected to each other with a predetermined gap therebetween by the insulating resin layer (10) having flexibility.

二枚の基板(2)(3)の一主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メッキ層が銅箔(11)表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔(11)のエッチングを行い所望の導電路(5)
が形成される。ここでスクリーン印刷による導電路
(5)の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細電路(5)の形成が可能となる。
On the surface of the copper foil (11) provided on one main surface of the two substrates (2) and (3), a conductive path of a desired shape is exposed by screen printing and masked with a resist.
A silver, platinum) plating layer is plated on the surface of the copper foil (11).
After that, the resist is removed, and the copper foil (11) is etched using the noble metal plating layer as a mask to perform the desired conductive path (5).
Is formed. Here, the thickness of the conductive path (5) by screen printing is limited to 0.5 mm, so when a very fine wiring pattern is required, it is about 2 by the well-known photo-etching technique.
It is possible to form an ultrafine electric path (5) up to μ.

一方の基板(3)上の導電路(5)には不揮発性メモリ
ー(6)とそのメモリー(6)からデータを供給される
マイクロコンピュータ(7)が搭載され、一方の基板
(3)及び他方の基板(2)上の導電路(5)にその周
辺の回路素子(8)が搭載されている。また両基板
(2)(3)の一側辺あるいは対向する側辺周端部に導
電路(5)が延在され外部リード端子(12)(13)を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子(12)(13)が半田によって固着
され、水平に導出されてその中央部分で略直角に折曲ら
れている。また両基板(2)(3)上に形成されている
導電路(5)はフレキシブル樹脂層(10)上に形成され
ているので二枚の基板(2)(3)を股がる様にパター
ニングされ両基板(2)(3)の接続が所定の位置でし
かも任意に行えることができる。
A non-volatile memory (6) and a microcomputer (7) supplied with data from the memory (6) are mounted on the conductive path (5) on one substrate (3), and the one substrate (3) and the other A circuit element (8) around the conductive path (5) on the substrate (2) is mounted. Further, a conductive path (5) is extended to one side edge of both substrates (2) and (3) or a peripheral edge portion of opposite sides to form a plurality of pads for fixing external lead terminals (12) and (13). Has been done. External lead terminals (12) and (13) are fixed to the pad by solder, are led out horizontally, and are bent at a substantially right angle in the central portion. Further, since the conductive paths (5) formed on both the substrates (2) and (3) are formed on the flexible resin layer (10), the two substrates (2) and (3) are cleaved. Both substrates (2) and (3) that are patterned can be connected at predetermined positions and arbitrarily.

不揮発性メモリー(6)としてEPROM(Eras-able Prog
ramable Read Only Memory)が用いられる(以下不
揮発性メモリー(6)をEPROMという)。このEPROM
(6)は周知の如く、EPROM(6)のペレットに形成さ
れているフローティングゲートに蓄積されている電子
(プログラム・データ)を光を照射して励起させて未記
憶状態のペレットに戻し再書込みして利用できる素子で
ある。
EPROM (Eras-able Prog) as non-volatile memory (6)
ramable read only memory) is used (hereinafter, nonvolatile memory (6) is referred to as EPROM). This EPROM
As is well known, (6) irradiates light with electrons (program data) accumulated in the floating gate formed in the pellet of EPROM (6) to excite it and restore it to an unstored pellet for rewriting. It is an element that can be used by

一般的なEPROM(6)の構造は第5図および第6図に示
す様にDIP(デュアル・イン・ライン)型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
(14)のメモリーを消去するために光を照射する必要が
あるため、ペレット(14)の上面にあたる部分はエネル
ギーの高い光(紫外線)を透過する透過部材(15)が配
置されている。本実施例ではDIP型のEPROM(6)であれ
ば樹脂モールド型あるいはセラミックス型のどちらかの
タイプのパッケージを用いてもよい。この様なEPROM装
置は特開昭53−74358号公報および特開昭62−290160号
公報に開示されている。
The structure of a general EPROM (6) is a DIP (dual in line) type as shown in FIG. 5 and FIG. 6, and is roughly classified into a resin mold type package type and a ceramics type package type. With either resin mold type or ceramic type, it is necessary to irradiate light to erase the memory of the pellet (14), so the part above the pellet (14) transmits high energy light (ultraviolet rays). A transparent member (15) is arranged. In this embodiment, either a resin mold type or a ceramic type package may be used as long as it is a DIP type EPROM (6). Such an EPROM device is disclosed in JP-A-53-74358 and JP-A-62-290160.

本実施例ではEPROM(6)にはDIP型のEPROM装置を用い
たが、EPROM(6)の型は基本的には任意であり、例え
ばセラミック型あるいは樹脂モールド型のLCC,PLCC等の
パッケージでも用いることが可能である。LCCおよびPLC
C夫々のタイプのEPROM装置はその底面の四側辺に接続用
の電極が設けられた構造である。LCCおよびPLCC型のEPR
OMはDIP型のEPROMに比べて小型化になるが本実施例では
最っとも普及率の高いDIP型のEPROM装置を用いて説明す
るが、より小型化のシステムを要求する場合にはLCC,PL
CC型のEPROM装置を用いればその効果は大である。ま
た、LCC,PLCC型のEPROMはDIP型と同様にソケットを介し
て基板上に搭載される。
Although a DIP type EPROM device is used for the EPROM (6) in this embodiment, the type of the EPROM (6) is basically arbitrary, and for example, a ceramic type or resin mold type LCC, PLCC, or other package may be used. It can be used. LCC and PLC
Each type of EPROM device has a structure in which electrodes for connection are provided on four sides of the bottom surface. LCC and PLCC type EPR
Although the OM is smaller than the DIP type EPROM, this embodiment will be described using the DIP type EPROM device, which has the highest diffusion rate.However, in the case of requiring a more compact system, the LCC, PL
The effect is great if a CC type EPROM device is used. Further, the LCC and PLCC type EPROMs are mounted on the substrate via the sockets similarly to the DIP type.

一方、本発明では二枚の基板(2)(3)の一方の基板
(2)の周端辺の所定位置にくぼみ(4)が設けられて
いる。この両基板(2)(3)は後述するケース材
(9)によって所定間隔離間固着される。このとき、一
方の基板(2)の周端辺に設けたくぼみ(4)で露出す
る他方の基板(3)上にはEPROM(6)を搭載するソケ
ット(16)を接続される複数の導電路(5)が延在され
ている。このくぼみ(4)はEPROM(6)の外形と実質
的に固形状であり、EPROM(6)の挿脱を容易にするた
めにEPROM(6)より若干大きめに形成されている。
On the other hand, in the present invention, the recess (4) is provided at a predetermined position on the peripheral edge of one of the two substrates (2) and (3). The two substrates (2) and (3) are fixed to each other by a predetermined distance by a case member (9) described later. At this time, a socket (16) for mounting the EPROM (6) is connected to a plurality of conductive members on the other substrate (3) exposed by the recess (4) provided on the peripheral edge of the one substrate (2). The road (5) is extended. The recess (4) is substantially solid with the outer shape of the EPROM (6), and is formed slightly larger than the EPROM (6) in order to facilitate the insertion and removal of the EPROM (6).

EPROM(6)のプログラム・データを選択して供給され
るマイクロコンピュータ(7)およびその周辺の回路素
子(8)のIC、トランジスタ、チップ抵抗およびチップ
コンデンサー等はチップ部品で所望の導電路(5)上に
半田付けあるいはAgペースト等のろう材によって付着さ
れ、マイクロコンピュータ(7)および回路素子(8)
は近傍の導電路(5)にボンディング接続されている。
更に導電路(5)間にはスクリーン印刷によるカーボン
抵抗体あるいはニッケルメッキによるニッケルメッキ抵
抗体が抵抗素子として形成されている。
The ICs, transistors, chip resistors, chip capacitors, etc. of the microcomputer (7) and its peripheral circuit elements (8) supplied by selecting the program data of the EPROM (6) are the desired conductive paths (5 ) Soldered or attached by a brazing material such as Ag paste onto the microcomputer (7) and circuit element (8)
Are bonded to a nearby conductive path (5).
Further, a carbon resistor by screen printing or a nickel-plated resistor by nickel plating is formed as a resistance element between the conductive paths (5).

更に詳述するとEPROM(6)が搭載されるソケット(1
6)とマイクロコンピュータ(7)はくぼみ(4)が設
けられていない一方の基板(3)上の導電路(5)と接
続され、その他の全ての回路素子(8)は一方及び他方
の基板(2)(3)の所定位置の導電路(5)上に付着
されている。
More specifically, the socket (1 where the EPROM (6) is mounted is
6) and the microcomputer (7) are connected to the conductive paths (5) on one substrate (3) not provided with the recess (4), and all other circuit elements (8) are on one and the other substrate. (2) It is attached on the conductive path (5) at a predetermined position of (3).

ケース材(9)は絶縁部材の熱可塑性樹脂から形成さ
れ、第3図に示す如く、二枚の基板(2)(3)を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。ケース材(9)には一方の基板(2)の周端辺
に設けたくぼみ(4)の周囲とそのくぼみ(4)によっ
て露出された他の基板(3)表面の周囲と当接される一
定の厚みを有した枠体(18)が設けられている。この枠
体(18)は基板(2)に設けたくぼみ(4)にそってく
ぼませて形成されている。また、ケース材(9)の一側
辺は両基板(2)(3)を配置したときにフィルム樹脂
層(10)が容易に折曲される様に円弧状に形成されてい
る。
The case material (9) is made of a thermoplastic resin of an insulating member, and as shown in FIG. 3, the two substrates (2) and (3) are separated by a predetermined distance and are formed into a frame shape so as to form a sealed space. Has been formed. The case material (9) is in contact with the periphery of the recess (4) provided on the peripheral edge of one substrate (2) and the periphery of the surface of the other substrate (3) exposed by the recess (4). A frame body (18) having a constant thickness is provided. The frame body (18) is formed by recessing along the recess (4) provided in the substrate (2). Further, one side of the case member (9) is formed in an arc shape so that the film resin layer (10) can be easily bent when both substrates (2) and (3) are arranged.

ケース材(9)と二枚の基板(2)(3)との固着は接
着シートによって行われ、フィルム樹脂層(10)によっ
て連結された両基板(2)(3)でケース材(9)を挟
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板(2)(3)を連結するフ
ィルム樹脂層(10)は上述したケース材(9)に設けら
れた円弧状部と当接されて折曲げされるため折曲げ部分
の導電路(5)が折曲時に切断する恐れはない。ケース
材(9)と両基板(2)(3)とを一体化したのち、連
結部の樹脂層(10)が露出されるため、本実施例では蓋
体(20)で露出した連結部分を完全に封止するものとす
る。尚、蓋体(20)はケース材(9)と同一材料で形成
され、その接着は上述した接着シート等の所定の手段に
よって行われている。
The case material (9) and the two substrates (2) and (3) are fixed to each other by an adhesive sheet, and the case material (9) is formed by the two substrates (2) and (3) connected by the film resin layer (10). They are fixed so that the mounted circuit elements face each other so as to sandwich them. At this time, the film resin layer (10) connecting the two substrates (2) and (3) is abutted against the arcuate portion provided on the case member (9) and bent, so that the conductivity of the bent portion is reduced. There is no risk of the road (5) being cut when it is bent. After the case material (9) and both substrates (2) and (3) are integrated, the resin layer (10) of the connecting portion is exposed. Therefore, in this embodiment, the connecting portion exposed by the lid (20) is removed. It shall be completely sealed. The lid body (20) is made of the same material as the case material (9), and the bonding is performed by a predetermined means such as the above-mentioned adhesive sheet.

一方の基板(2)の周端辺に設けたくぼみ(4)で露出
した他方の基板(3)上にはソケット(16)の電極と固
着接続される複数の導電路(5)の一端が形成され、そ
の導電路(5)の先端部にEPROM(6)を挿入するソケ
ット(16)が固着される。ソケット(16)が固着された
導電路(5)の他端はマイクロコンピュータ(7)の近
傍に効率よく引回しされチップ状のマイクロコンピュー
タ(7)とボンディングワイヤで電気に接続される。
One end of a plurality of conductive paths (5) fixedly connected to the electrodes of the socket (16) is provided on the other substrate (3) exposed by the recess (4) provided on the peripheral edge side of the one substrate (2). The socket (16) into which the EPROM (6) is inserted is fixed to the tip of the conductive path (5) formed. The other end of the conductive path (5) to which the socket (16) is fixed is efficiently routed near the microcomputer (7) and electrically connected to the chip-shaped microcomputer (7) by a bonding wire.

ここでEPROM(6)とマイクロコンピュータ(7)との
位置関係について述べる。第7図はEPROM(6)とマイ
クロコンピュータ(7)とを一方の基板(3)上に配置
したときの要部拡大図であり、EPROM(6)とチップ状
のマイクロコンピュータ(7)とは第7図に示す如く、
多数本の導電路(5)を介して接続されるため、その導
電路(5)の引回しを短くするためにEPROM(6)とマ
イクロコンピュータ(7)は夫々、隣接する位置かある
いはできるだけ近傍に位置する様に配置される。従って
EPROM(6)とマイクロコンピュータ(7)との導電路
(5)の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM(6)とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ(7)は第7図の如く、マイクロコンピ
ュータ(7)の近傍に延在された導電路(5)の先端部
とワイヤ線によってボンディング接続されEPROM(6)
と電気的に接続される。
Here, the positional relationship between the EPROM (6) and the microcomputer (7) will be described. FIG. 7 is an enlarged view of a main part when the EPROM (6) and the microcomputer (7) are arranged on one substrate (3). The EPROM (6) and the chip-shaped microcomputer (7) are different from each other. As shown in FIG.
The EPROM (6) and the microcomputer (7) are adjacent to each other or as close as possible in order to shorten the routing of the conductive paths (5) because they are connected through a large number of conductive paths (5). It is arranged to be located in. Therefore
The routing of the conductive path (5) between the EPROM (6) and the microcomputer (7) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. As shown in FIG. 7, the EPROM (6) and the chip-shaped microcomputer (7) arranged in the vicinity of or adjacent to the EPROM (6) are the tips of the conductive paths (5) extending in the vicinity of the microcomputer (7). EPROM (6) with a wire and wire bonding connection
Electrically connected to.

ところで、EPROM(6)はソケット(16)に挿入されて
一方の基板(3)上に搭載されることになり、EPROM
(6)の上面のみが外部に露出することになる。このと
き、EPROM(6)の上面と他方の基板(2)の上面とは
略一致した状態であることが好ましい。この結果、EPRO
M(6)だけが露出し、他のマイクロコンピュータ
(7)およびその周辺の回路素子(8)は二枚の基板
(2)(3)とケース材(9)とで形成され封止空間
(21)内に配置されることになる。
By the way, the EPROM (6) will be inserted into the socket (16) and mounted on one of the substrates (3).
Only the upper surface of (6) is exposed to the outside. At this time, it is preferable that the upper surface of the EPROM (6) and the upper surface of the other substrate (2) are substantially aligned with each other. As a result, EPRO
Only M (6) is exposed, and the other microcomputer (7) and its peripheral circuit elements (8) are formed by the two substrates (2) and (3) and the case material (9) to form a sealed space ( 21) will be placed inside.

上述の如く、EPROM(6)と接続されるマイクロコンピ
ュータ(7)およびその周辺の回路素子(8)は二枚の
基板(2)(3)とケース材(9)で形成された封止空
間部(21)に配置する様に設定されている。即ち、チッ
プ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素
子の全ての素子が封止空間部(14)内に設けられてい
る。
As described above, the microcomputer (7) connected to the EPROM (6) and the circuit element (8) around it are the sealed space formed by the two substrates (2) and (3) and the case material (9). It is set to be placed in the section (21). That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14).

ところで、EPROM(6)が露出された一方の基板(2)
のくぼみ(4)上には遮光用のシール材(22)が接着さ
れ、光を完全に遮光すると共にEPROM(6)の完全密封
が行われる。
By the way, one substrate (2) with EPROM (6) exposed
A light-shielding sealant (22) is adhered on the hollow (4) to completely shield light and to completely seal the EPROM (6).

本実施例でEPROM(6)のデータ消去を行う場合はシー
ル材(22)を剥して紫外線を照射するかあるいはソケッ
ト(16)からEPROM(6)を離脱して紫外線を照射する
ケースがある。また、再書込みの場合はEPROM(6)を
ソケットから離脱して一般的なROMライターを使用して
電気的に書込みを行い、書込み後、ソケット(16)に挿
入すればよい。
When erasing the data of the EPROM (6) in this embodiment, the sealing material (22) is peeled off and ultraviolet rays are irradiated, or the EPROM (6) is removed from the socket (16) and ultraviolet rays are irradiated. For rewriting, the EPROM (6) may be removed from the socket, electrically written using a general ROM writer, and then inserted into the socket (16) after writing.

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ず、モデム(MODEM)とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互いに離れたところでデータ送受を行う
データ通信のためにモデムが存在する。モデムの機能は
デジタル化されたデータを電話回線で使用できる周波数
を使って、データによる変調を行いアナログ信号にして
電話回線に乗せることと、相手方から送られて来たデー
タで変調されるアナログ信号を復調してデジタル化した
データに戻す機能を持つ。
First, with a modem (MODEM), there exists a modem for data communication in which digitized data handled by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the modem is to modulate the digitized data by using the frequency that can be used in the telephone line, convert it into an analog signal and put it on the telephone line, and the analog signal modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.

第8図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly described based on the block diagram shown in FIG.

第8図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 8 is a block diagram when a modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース(31)と、DTEインターフェース(31)より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ(7)と、マクロコンピュータ(7)
からアドレスされるデータを内蔵したEPROM(6)と、
マイクロコンピュータ(7)からの出力信号を変復調し
NCU(NETWORK CONTROL UNIT)に出力する第1および
第2の変復調回路(32)(33)と、マイクロコンピュー
タ(7)からの出力信号に応じて所望のDTMF信号(トー
ン信号)を発生するDTMF発生器(34)とをから構成され
ている。
The modem stores a data transmitted from a personal computer in a built-in memory and outputs the data, and a micro that outputs a predetermined output signal based on the data output from the DTE interface (31). Computer (7) and Macro Computer (7)
EPROM (6) with data addressed from
Modulates and demodulates the output signal from the microcomputer (7)
DTMF generation that generates a desired DTMF signal (tone signal) according to the output signals from the first and second modulation / demodulation circuits (32) (33) and the microcomputer (7) that are output to the NCU (NETWORK CONTROL UNIT) It is composed of a vessel (34) and.

DTEインターフェース(31)は例えばSTC9610(セイコー
エプソン)等のICより成り、第9図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ(7)へ出力する送信メモ
リー部(35)と、マイクロコンピュータ(7)からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン(38)へ出力する受信メモリー部(36)と、送信
メモリー部(35)および受信メモリー部(36)を介して
入出力される夫々の信号を切替える制御部(37)とから
なり、パソコン(38)とマイクロコンピュータ(7)と
を接続するための所定の機能を有するものである。
The DTE interface (31) is composed of an IC such as STC9610 (Seiko Epson), supplies the output signal of the personal computer as shown in FIG. 9, stores the output signal in the built-in memory, and outputs it to the microcomputer (7). A transmission memory section (35), a reception memory section (36) for accumulating a signal supplied with an output signal from the microcomputer (7) in the internal memory and outputting the signal to the personal computer (38), and a transmission memory section ( 35) and a control section (37) for switching respective signals input and output through the reception memory section (36), and has a predetermined function for connecting the personal computer (38) and the microcomputer (7). I have.

マイクロコンピュータ(7)は例えばSTC9620(セイコ
ーエプソン)等のICより成り、第10図の如く、DTEイン
ターフェース(31)から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース(31)に出力信号を出力する応答
コード生成部とからなる。
The microcomputer (7) is composed of, for example, an IC such as STC9620 (Seiko Epson), and as shown in FIG. 10, it is recognized by the command recognition unit that recognizes the output signal output from the DTE interface (31) and the command recognition unit. The command decoding unit that decodes the output signal, the command execution unit that compares the data in the memory unit based on the signal decoded by the command decoding unit and supplies the data to the modem circuit, the data in the command decoding unit and the data in the memory unit When incorrect data is supplied to the command execution unit as a result of comparison with
The DTE interface (31) includes a response code generation unit that outputs an output signal.

変復調回路(38)はマイクロコンピュータ(7)から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
(7)へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第1の変復調回路(32)は30
0bpsの低速変復調回路であり、第2の変復調回路(33)
は1200bpsの中速変復調回路である。夫々の第1および
第2の変復調回路(32)(33)はマイクロコンピュータ
(7)により、いずれか一方の変復調回路が選択され
る。
The modulation / demodulation circuit (38) converts the digital signal transmitted from the microcomputer (7) into an analog signal and transmits it to the NCU unit. On the contrary, it converts an analog signal transmitted from the NCU unit into a digital signal and transmits it to the microcomputer (7), and includes low-speed and medium-speed circuits. The first modulation / demodulation circuit (32) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (33)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (32, 33) is selected by the microcomputer (7).

DTMF発生器(34)はマイクロコンピュータ(7)のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
(39)に出力して電話回線へ信号を供給する。
The DTMF generator (34) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (7) to the input terminals of each of COL and ROW, and transmits AMP.
Output to (39) and supply signal to telephone line.

EPROM(6)内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ(7)のアドレスに基づいてマイクロコン
ピュータ(7)に供給される。
Program data for setting various modes of the modem is stored in the EPROM (6) and is supplied to the microcomputer (7) based on the address of the microcomputer (7).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(38)からの読出し信号に基づいて制御スイッチ
(40)が動作し、所定のアドレスデータがEPROM(7)
に供給され、そのアドレスに基づいたEPROM(6)のプ
ログラム・データがマイクロコンピュータ(7)に供給
され、通信を行う夫々のモデムの通信規格(BELL/CCITT
規格)、通信速度(300/1200bps)、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。
First, when the personal computer communication is started, the control switch (40) operates based on the read signal from the microcomputer (38), and the predetermined address data is transferred to the EPROM (7).
Is supplied to the microcomputer (7), and the program data of the EPROM (6) based on the address is supplied to the microcomputer (7), and the communication standard (BELL / CCITT) of each modem is used for communication.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス(31)に入力され、電話番号を解読する為にマイクロ
コンピュータ(7)に転送される。その解読した結果を
DTMF発生器(34)に送信し、DTMF発生器(34)からDTMF
信号が発信されその信号は送信AMP(39)、ライントラ
ンス(41)を介して一般電話回線へ転送される。
Assuming that the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (31) for interfacing with a personal computer and transferred to the microcomputer (7) for decoding the telephone number. The decrypted result
Send to DTMF generator (34) and DTMF from DTMF generator (34)
A signal is transmitted and the signal is transferred to a general telephone line via a transmission AMP (39) and a line transformer (41).

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。
The transferred DTMF signal sends a calling signal to the answering modem, and the answering modem receives the calling signal and automatically receives the incoming call. The answering modem then sends the answer tone to the calling modem for the connection procedure.

起呼側のモデルではライントランス(41)、受信アンプ
(42)を通り低速変復調回路(32)でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。
In the calling side model, the low speed modulation / demodulation circuit (32) passes through the line transformer (41) and the receiving amplifier (42) to detect whether or not the answer tone is a predetermined answer tone for the calling side modem. . If it is a predetermined answer tone, the communication state is entered.

通信状態になると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(31)に入力し、その
データをマイクロコンピュータ(7)に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
(32)に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP(39)、ライントランス(41)
を介して応答側のモデムに送信される。
In the communication state, parallel data from the personal computer is input to the DTE interface (31) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (7). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (32). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the communication standard corresponding to it, transmission AMP (39), line transformer (41)
To the modem on the answering side.

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(41)、受信AMP(42)を介して低
速変復調回路(32)に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース(31)
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。
On the other hand, the frequency-modulated analog signal sent by the key input signal of the responding personal computer is sent to the calling modem and input to the low speed modulation / demodulation circuit (32) via the line transformer (41) and receiving AMP (42). To be done. Here analog signals are converted to digital signals and DTE interface (31)
The serial digital signal is converted to a parallel digital signal and input to the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.

第11図は第8図で示したモデム回路を本実施例で用いた
一方の基板(3)上に実装した場合の平面図であり、実
装される回路素子の図番号は同一番号とする。EPROM
(6)とマイクロコンピュータ(7)との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。
FIG. 11 is a plan view of the modem circuit shown in FIG. 8 mounted on one of the substrates (3) used in this embodiment, and the circuit elements to be mounted have the same reference numerals. EPROM
The connection between (6) and the microcomputer (7) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第11図に示す如く、一方の基板(3)の対向する周端部
には外部リード端子(13)が固着される複数の固着用パ
ッド(5a)が設けられている。固着パッド(5a)から延
在される導電路(5)上所定位置には複数の回路素子
(8)およびEPROM(6)を搭載するソケット(16)が
固着される。斯る基板(3)上にはEPROM(6)以外の
マイクロコンピュータ(7)を含む複数の回路素子
(8)が固着されており、(31)はDTEインターフェー
ス、(32)((33)第1および第2の変復調回路、(3
4)はDTMF発生回路、(40)はEPROM(6)を制御する制
御スイッチ、(7)はマイクロコンピュータ、(8)は
コンデンサー等のチップ部品である。
As shown in FIG. 11, a plurality of fixing pads (5a) to which the external lead terminals (13) are fixed are provided at the opposing peripheral ends of one substrate (3). A socket (16) for mounting a plurality of circuit elements (8) and EPROM (6) is fixed at a predetermined position on a conductive path (5) extending from the fixing pad (5a). A plurality of circuit elements (8) including a microcomputer (7) other than the EPROM (6) are fixed on the substrate (3), (31) is a DTE interface, (32) ((33) The first and second modulation / demodulation circuits, (3
4) is a DTMF generation circuit, (40) is a control switch for controlling the EPROM (6), (7) is a microcomputer, and (8) is a chip component such as a capacitor.

第11図に示す如く、マイクロコンピュータ(7)の近傍
あるいは隣接する位置にEPROM(6)が搭載されるソケ
ット(16)が固着される。マイクロコンピュータ(7)
の近傍あるいは隣接する位置にソケット(16)を固着す
ることで、マイクロコンピュータ(7)とEPROM(6)
とのバスライン、即ち導電路(5)の引回し線の距離を
最短でしかも最小の距離で引回すことができ、他の実装
パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材(9)が固着される領域を示す。
As shown in FIG. 11, the socket (16) on which the EPROM (6) is mounted is fixed near or adjacent to the microcomputer (7). Microcomputer (7)
By fixing the socket (16) near or adjacent to the microcomputer (7) and EPROM (6)
The distance between the bus line and the wiring line of the conductive path (5) can be set to the shortest distance and the shortest distance, and other mounting patterns can be effectively used and high-density mounting can be performed. The area surrounded by the alternate long and short dash line shows the area where the case material (9) is fixed with an adhesive sheet.

第12図は第11図で示した基板(3)上にケース材(9)
を介して他方の基板(2)を固着したときのモデム用の
混成集積回路装置の完成品の平面図であり、他方の基板
(2)の上面からはEPROM(6)の上面のみが露出され
た状態となる。即ち、EPROM(6)以外の他の素子は全
てケース材(9)と二枚の基板(2)(3)とで形成さ
れた封止空間(21)内に封止され且つEPROM(6)の上
面のみがくぼみ(4)によって露出されるのでEPROM
(6)の挿脱が必要に応じて自由自在に行うことができ
る。
FIG. 12 shows the case material (9) on the substrate (3) shown in FIG.
FIG. 9 is a plan view of a finished product of the hybrid integrated circuit device for the modem when the other substrate (2) is fixed via the above, and only the upper surface of the EPROM (6) is exposed from the upper surface of the other substrate (2). It will be in a state of being. That is, all elements other than the EPROM (6) are sealed in the sealed space (21) formed by the case material (9) and the two substrates (2) and (3), and the EPROM (6) EPROM as only the top surface of is exposed by the indentation (4)
The insertion / removal of (6) can be freely performed as necessary.

以上したモデム用の混成集積回路装置のEPROM(6)に
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ(ユーザ)が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM(6)以外の
回路構成はあらかじめ各種の仕様変更に対応する様に設
計されていたが、特定のユーザの仕様に基づいて混成集
積回路を設計すると、他のユーザ仕様と一致しないこと
があった場合、従来では混成集積回路自体の設計を見な
おす必要があった。
The above EPROM (6) of the hybrid integrated circuit device for the modem should be able to easily cope with the specification changes required by the set maker (user) such as the destination, OEM, and in-house sales in preparation for the diversification of product specifications. You can That is, the circuit configurations other than the EPROM (6) were designed in advance to cope with various specification changes, but if a hybrid integrated circuit is designed based on the specifications of a specific user, it may not match the specifications of other users. If so, conventionally, it was necessary to review the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEPROM(6)がソ
ケット(9)を介して一方の基板(3)上に搭載され且
つその表面が他方の基板(2)の周端辺に設けられたく
ぼみ(4)から露出された状態であるため、EPROM
(6)の離脱が行えるのでユーザ側でEPROMを選択して
実装するだけで1つの混成集積回路装置で多機種の混成
集積回路装置の実現が行える。
However, in the hybrid integrated circuit device of the present invention, the EPROM (6) is mounted on one substrate (3) through the socket (9) and the surface thereof is a recess provided on the peripheral edge of the other substrate (2). EPROM as it is exposed from (4)
Since the separation of (6) can be performed, a user can select and mount an EPROM to implement a multi-type hybrid integrated circuit device with one hybrid integrated circuit device.

斯る本発明に依れば、他方の基板(2)の周端辺の所望
位置にくぼみ(4)を設け、そのくぼみ(4)で露出し
た1方の基板(3)上の導電路(5)にソケット(16)
を介してEPROM(6)を接続し、両基板(2)(3)と
ケース材(9)とで形成された封止空間(21)にマイク
ロコンピュータ(7)および他の回路素子(8)を固着
することにより、混成集積回路とEPROMとの一体化した
装置ができ且つ必要性に応じて容易にEPROMの挿脱が行
える大きな特徴を有する。
According to the present invention, the recess (4) is provided at a desired position on the peripheral edge of the other substrate (2), and the conductive path () formed on the one substrate (3) is exposed at the recess (4). 5) Socket (16)
The EPROM (6) is connected via the, and the microcomputer (7) and other circuit elements (8) are placed in the sealed space (21) formed by both substrates (2) and (3) and the case material (9). By fixing the device, a device in which the hybrid integrated circuit and the EPROM are integrated can be formed, and the EPROM can be easily inserted and removed according to need.

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2)の周端部所望位置にくぼみ(4)を設け、その
くぼみ(4)で露出した他方の基板(3)上の導電路
(5)にEPROM(6)を接続しているので、EPROM(6)
の載置位置を任意に選定できる利点を有する。このため
内蔵するマイクロコンピュータ(7)との電気的接続を
考慮して、効率良くEPROM(6)とマイクロコンピュー
タ(7)とを接続でき信号線の引回しを不要にできる。
更に詳述すると、EPROM(6)の隣接する位置に最も関
連の深いマイクロコンピュータ(7)を配置でき、その
結果EPROM(6)とマイクロコンピュータ(7)間のデ
ータのやりとりを行うデータ線を最短距離あるいは最も
設計容易なレイアウトで実現でき、データ線の引回しに
よる実装密度のロスを最小限に抑制できる。更に二枚の
基板(2)(3)より形成されているため高密度で且つ
小型化の混成集積回路装置を提供することができる。
(G) Effect of the Invention As described in detail above, according to the present invention, firstly, the depression (4) is provided at the desired position on the peripheral end portion of the one substrate (2), and is exposed at the depression (4). Since the EPROM (6) is connected to the conductive path (5) on the other substrate (3), the EPROM (6)
It has an advantage that the mounting position of can be arbitrarily selected. Therefore, considering the electrical connection with the built-in microcomputer (7), the EPROM (6) and the microcomputer (7) can be efficiently connected, and the wiring of the signal line can be eliminated.
More specifically, the most closely related microcomputer (7) can be arranged at a position adjacent to the EPROM (6), and as a result, the data line for exchanging data between the EPROM (6) and the microcomputer (7) can be minimized. It can be realized with the distance or the layout that is most easily designed, and the loss of the mounting density due to the routing of the data lines can be suppressed to the minimum. Further, since it is formed of two substrates (2) and (3), it is possible to provide a high-density and downsized hybrid integrated circuit device.

第2に一方の基板(2)の周端辺所望位置のくぼみ
(4)にEPROM(6)を配置しているので、市販のモー
ルド型のEPROM(6)を用いているにも拘らず一体化し
た小型の混成集積回路装置として取り扱える利点を有す
る。更に二枚の集積回路基板(2)(3)上の組込むマ
イクロコンピュータおよびその周辺回路素子の実装密度
を向上することにより、従来必要とされたプリント基板
を廃止でき、1つの小型化されたEPROM(6)を着脱自
在に内蔵する混成集積回路装置を実現できる。
Secondly, since the EPROM (6) is arranged in the recess (4) at the desired position on the peripheral edge of one of the substrates (2), the EPROM (6), which is a commercially available mold type, is used to integrate the EPROM (6). It has an advantage that it can be handled as a miniaturized hybrid integrated circuit device. Further, by improving the packaging density of the microcomputer and its peripheral circuit elements to be incorporated on the two integrated circuit boards (2) and (3), the conventionally required printed circuit board can be eliminated and one miniaturized EPROM. A hybrid integrated circuit device in which (6) is detachably incorporated can be realized.

第3に集積回路基板(2)(3)として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路(5)として銅箔(11)を用いることにより、導
電路(3)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。
Thirdly, by using a metal substrate as the integrated circuit boards (2) and (3), the heat radiation effect thereof can be significantly improved as compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (5), the resistance value of the conductive path (3) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.

第4にEPROM(6)として市販されているデュアルイン
ライン型あるいはLCC型を用いることができるので、混
成集積回路装置へのEPROM(6)の実装が極めて容易に
実現できる利点を有する。更にくぼみ(4)とEPROM
(6)の外形を同形状にすることによりケース材(9)
の枠体(18)内にぴったり埋設でき、極めてすっきりし
た形状のEPROM内蔵型の混成集積回路装置を実現でき
る。
Fourthly, since a commercially available dual in-line type or LCC type can be used as the EPROM (6), there is an advantage that the EPROM (6) can be very easily mounted on the hybrid integrated circuit device. Further dimples (4) and EPROM
By making the outer shape of (6) the same, the case material (9)
The embedded integrated circuit device of EPROM built-in type, which can be embedded exactly in the frame body (18) and has an extremely neat shape, can be realized.

第5にEPROM(6)と接続されるマイクロコンピュータ
(7)およびその周辺回路素子(8)はケース材(9)
と二枚の集積回路基板(2)(3)とで形成される封止
空間(21)にダイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する。
Fifth, the microcomputer (7) connected to the EPROM (6) and its peripheral circuit elements (8) are case materials (9).
Since it is assembled in a die shape or a chip shape in the sealing space (21) formed by the integrated circuit board (2) and two integrated circuit boards (3), compared with the conventional printed circuit board that is resin-molded. It has an advantage that the occupied area becomes extremely small and the packaging density can be greatly improved.

第6にケース材(9)と二枚の集積回路基板(2)
(3)の周端を実質的に一致させることにより、集積回
路基板(2)(3)のほぼ全面を封止空間(21)として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。
Sixth, case material (9) and two integrated circuit boards (2)
By making the peripheral edges of (3) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) (3) can be used as a sealing space (21), and an extremely compact hybrid integrated circuit combined with an improvement in mounting density. The device can be realized.

第7にくぼみ(4)に対応する一方の集積回路基板
(3)状にソケット(16)を設けることにより、EPROM
(6)の着脱を自在に行え、EPROM(6)の交換や消去
および再書込みを自由に行える利点を有する。
Seventh, by providing a socket (16) on one integrated circuit board (3) corresponding to the depression (4), EPROM
(6) can be freely attached and detached, and EPROM (6) can be freely exchanged, erased and rewritten.

第8に一方の基板(2)上面とEPROM(6)の上面を一
致させることにより、平坦な上面を有する混成集積回路
装置を実現できる利点を有する。更にシール材(22)を
設けることによりEPROM(6)への遮光ができ且つEPROM
(6)と一方の基板(2)のすき間も封止できる利点を
有する。
Eighthly, by matching the upper surface of one substrate (2) with the upper surface of the EPROM (6), there is an advantage that a hybrid integrated circuit device having a flat upper surface can be realized. Further, by providing the sealing material (22), the EPROM (6) can be shielded from light and EPROM
There is an advantage that the gap between (6) and one of the substrates (2) can be sealed.

第9に二枚の集積回路基板(2)(3)の一辺あるいは
相対向する辺から外部リード(12)(13)を導出でき、
極めて多ピンの混成集積回路装置を実現できる利点を有
する。
Ninth, the external leads (12) (13) can be derived from one side of the two integrated circuit boards (2) (3) or the opposite sides,
There is an advantage that a hybrid integrated circuit device having an extremely large number of pins can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いたケース材を示す斜
視図、第4図は本実施例で用いる基板の断面図、第5図
は本実施例で用いるEPROMの斜視図、第6図は第5図の
断面図、第7図は基板上のEPROM周辺を示す要部拡大斜
視図、第8図は本実施例で用いたモデムを示すブロック
図、第9図は第8図で示したモデムのDTEインターフェ
ースを示すブロック図、第10図は第8図で示したモデム
のマイクロコンピュータを示すブロック図、第11図は第
8図で示したブロック図を基板上に実装したときの平面
図、第12図は第11図に示した基板上にケース材を固着し
たときの平面図、第13図および第14図は従来のEPROM実
装構造を示す断面図である。 (1)……混成集積回路装置、(2)(3)……集積回
路基板、(5)……導電路、(6)……EPROM、(7)
……マイクロコンピュータ、(8)……回路素子、
(4)……くぼみ、(9)……ケース材、(16)……ソ
ケット、(22)……シール材。
FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a perspective view showing a case member used in this embodiment, FIG. 4 is a sectional view of a substrate used in this embodiment, and FIG. 5 is a perspective view of an EPROM used in this embodiment. 6 is a sectional view of FIG. 5, FIG. 7 is an enlarged perspective view of an essential part showing the EPROM periphery on the substrate, FIG. 8 is a block diagram showing a modem used in this embodiment, and FIG. 9 is FIG. Block diagram showing the DTE interface of the modem shown in Fig. 10, Fig. 10 is a block diagram showing the microcomputer of the modem shown in Fig. 8, and Fig. 11 is a block diagram showing the block diagram shown in Fig. 8 when mounted on a substrate. FIG. 12 is a plan view when the case member is fixed on the substrate shown in FIG. 11, and FIGS. 13 and 14 are sectional views showing a conventional EPROM mounting structure. (1) ... hybrid integrated circuit device, (2) (3) ... integrated circuit board, (5) ... conductive path, (6) ... EPROM, (7)
...... Microcomputer, (8) …… Circuit element,
(4) …… Dimple, (9) …… Case material, (16) …… Socket, (22) …… Seal material.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】二枚の相対向して配置された集積回路基板
と、 前記基板の対向する主面に形成された所望パターンを有
する導電路と、 前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の周端辺の所望位置にくぼみを設け、前
記くぼみで露出した前記他方の基板上の導電路に前記不
揮発性メモリーを接続し、前記両基板と前記ケース材で
形成された封止空間に前記マイクロコンピュータおよび
その周辺回路素子を配置したことを特徴とする混成集積
回路装置。
1. An integrated circuit board arranged opposite to each other, a conductive path having a desired pattern formed on the main surfaces of the board facing each other, and a resin mold connected to the conductive path. A nonvolatile memory; a microcomputer supplied with data from the memory and connected to a conductive path on the substrate; and peripheral circuit elements thereof; and a case member integrated between the substrates. A recess is provided at a desired position on the peripheral edge of the substrate, the nonvolatile memory is connected to a conductive path on the other substrate exposed in the recess, and a sealed space formed by both the substrate and the case member is provided. A hybrid integrated circuit device in which the microcomputer and its peripheral circuit elements are arranged.
【請求項2】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。
2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
【請求項3】前記両基板の形状を実質的に同一形状とす
ることを特徴とする請求項1記載の混成集積回路装置。
3. The hybrid integrated circuit device according to claim 1, wherein the substrates have substantially the same shape.
【請求項4】前記導電路として銅箔を用いたことを特徴
とする請求項1記載の混成集積回路装置。
4. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
【請求項5】前記不揮発性メモリーはデュアルインライ
ン型あるいはLCC型樹脂モールドされていることを特徴
とする請求項1記載の混成集積回路装置。
5. The hybrid integrated circuit device according to claim 1, wherein the nonvolatile memory is a dual in-line type or LCC type resin mold.
【請求項6】前記くぼみと不揮発性メモリーの外形を実
質的に同形状とすることを特徴とする請求項4記載の混
成集積回路装置。
6. The hybrid integrated circuit device according to claim 4, wherein the hollow and the non-volatile memory have substantially the same outer shape.
【請求項7】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項1記
載の混成集積回路装置。
7. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape.
【請求項8】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項1記載
の混成集積回路装置。
8. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element.
【請求項9】前記ケース材を前記両基板の周端部と前記
くぼみを除いてほぼ一致させた一定の厚みを有する枠体
を有することを特徴とする請求項1記載の混成集積回路
装置。
9. The hybrid integrated circuit device according to claim 1, wherein the case member has a frame body having a constant thickness which is substantially the same as the peripheral end portions of the both substrates except the recess.
【請求項10】前記枠体を前記くぼみに従ってくぼませ
て前記両基板間に配置させたことを特徴とする請求項9
記載の混成集積回路装置。
10. The frame body is recessed according to the recess, and is disposed between the both substrates.
A hybrid integrated circuit device as described.
【請求項11】前記他方の基板の前記導電路と接続され
たソケットを設け、前記ソケットに前記不揮発性メモリ
ーを挿入したことを特徴とする請求項1記載の混成集積
回路装置。
11. The hybrid integrated circuit device according to claim 1, wherein a socket connected to the conductive path of the other substrate is provided, and the nonvolatile memory is inserted into the socket.
【請求項12】前記不揮発性メモリーの上面と前記他方
の基板の上面とを実質的に一致させたことを特徴とする
請求項11記載の混成集積回路装置。
12. The hybrid integrated circuit device according to claim 11, wherein an upper surface of the non-volatile memory and an upper surface of the other substrate are substantially aligned with each other.
【請求項13】前記不揮発性メモリーの上面とその周囲
の前記他方の基板にまたがって遮光用のシール材を設け
たことを特徴とする請求項12記載の混成集積回路装置。
13. The hybrid integrated circuit device according to claim 12, wherein a sealing material for light shielding is provided over the upper surface of the nonvolatile memory and the other substrate around the upper surface of the nonvolatile memory.
【請求項14】前記二枚の集積回路基板はフレキシブル
性を有する絶縁樹脂層で連結されていることを特徴とす
る請求項1記載の混成集積回路装置。
14. The hybrid integrated circuit device according to claim 1, wherein the two integrated circuit boards are connected by an insulating resin layer having flexibility.
JP1100786A 1989-04-20 1989-04-20 Hybrid integrated circuit device Expired - Lifetime JPH0680765B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1100786A JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device
US07/510,467 US5285107A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device
EP90107414A EP0393657B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device
DE69031141T DE69031141T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100786A JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02278862A JPH02278862A (en) 1990-11-15
JPH0680765B2 true JPH0680765B2 (en) 1994-10-12

Family

ID=14283138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100786A Expired - Lifetime JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680765B2 (en)

Also Published As

Publication number Publication date
JPH02278862A (en) 1990-11-15

Similar Documents

Publication Publication Date Title
JPH0680792B2 (en) Hybrid integrated circuit device
JPH0680767B2 (en) Hybrid integrated circuit device
JPH0680765B2 (en) Hybrid integrated circuit device
JPH0680771B2 (en) Hybrid integrated circuit device
JPH0680784B2 (en) Hybrid integrated circuit device
JPH0680764B2 (en) Hybrid integrated circuit device
JPH0680774B2 (en) Hybrid integrated circuit device
JPH0680783B2 (en) Hybrid integrated circuit device
JPH0680776B2 (en) Hybrid integrated circuit device
JPH0680781B2 (en) Hybrid integrated circuit device
JPH0680778B2 (en) Hybrid integrated circuit device
JPH02298060A (en) Hybrid integrated circuit device
JPH0680763B2 (en) Hybrid integrated circuit device
JPH0680787B2 (en) Hybrid integrated circuit device
JPH0680775B2 (en) Hybrid integrated circuit device
JPH0758754B2 (en) Hybrid integrated circuit device
JPH0680770B2 (en) Hybrid integrated circuit device
JPH0680769B2 (en) Hybrid integrated circuit device
JPH0680766B2 (en) Hybrid integrated circuit device
JPH0680768B2 (en) Hybrid integrated circuit device
JPH0680772B2 (en) Hybrid integrated circuit device
JPH0680773B2 (en) Hybrid integrated circuit device
JPH0680779B2 (en) Hybrid integrated circuit device
JPH02303060A (en) Hybrid integrated circuit device
JPH0680786B2 (en) Hybrid integrated circuit device