JPH0680783B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH0680783B2 JPH0680783B2 JP12491289A JP12491289A JPH0680783B2 JP H0680783 B2 JPH0680783 B2 JP H0680783B2 JP 12491289 A JP12491289 A JP 12491289A JP 12491289 A JP12491289 A JP 12491289A JP H0680783 B2 JPH0680783 B2 JP H0680783B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- circuit device
- hybrid integrated
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM(紫外線消去形プログラマブル・リード・オ
ンリ・メモリー)を実装してなるEPROM内蔵型の混成集
積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention has a built-in EPROM in which a chip-type non-volatile memory, for example, EPROM (ultraviolet ray erasable programmable read only memory) is mounted on an integrated circuit substrate. Type hybrid integrated circuit device.
(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路(IC)
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of PROM elements are currently mounted on a printed wiring board together with an integrated circuit for control or driving. In order to rewrite information once written, it is usually mounted on a printed wiring board that is easily removable. ing. For various electronic devices that are required to be smaller and lighter, a semiconductor integrated circuit (IC) is mounted on the printed wiring board by a technique called chip-on-board.
The chip is directly mounted, and after the required wiring is provided, the IC chip including this wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.
一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小形軽量化が図れない。On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be made smaller and lighter because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.
かかる従来のEPROM素子の実装構造を第11図に従って説
明すると、第11図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン(4
1)が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板(42)のスルーホール(43)にサーディ
ップ型パッケージに組込まれるEPROM素子(44)が搭載
されている。このEPROM素子(44)はヘッダー(45)お
よびキャップ(46)を有し、前記ヘッダー(45)はセラ
ミック基板(47)に外部導出リード(48)か低融点ガラ
ス材で接着されている。又このヘッダー(45)はガラス
に金粉が多量に混入したいわゆる金ペーストを焼結した
素子搭載部(50)が前記低融点ガラス材上或はセラミッ
ク基板(47)上に接着されており、この素子搭載部(5
0)にEPROMチップ(51)が紫外線照射面を上にして装着
され、このチップ(51)の電極と前記外部導出リード
(48)とが金属細線(52)によって接続されている。前
記キャップ(46)は蓄部材であって、前記EPROMチップ
(51)の紫外線照射面と対向する部分に窓(53)を有す
るセラミック基板(54)を含み、このキャップ(46)は
低融点ガラスによってヘッダー(45)に配置されたEPRO
Mチップ(51)を密封している。この様にEPROMチップ
(51)を密封したEPROM素子(44)は、前記絶縁性基板
(42)のスルーホール(43)に外部導出リード(48)を
挿通させ半田によって固定される。このスルーホール
(43)は導電性配線パターン(41)によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部(55)から図示しない雌型コネクタへ
と接続される。The mounting structure of such a conventional EPROM element will be described with reference to FIG. 11. FIG. 11 is a perspective view having a partial cross section of the conventional EPROM element, in which a conductive wiring pattern (4
An EPROM element (44) to be incorporated into a sardip type package is mounted in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. The EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic substrate (47) by an external lead (48) or a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed in glass is adhered onto the low melting point glass material or the ceramic substrate (47). Element mounting part (5
The EPROM chip (51) is mounted on the surface (0) with the ultraviolet irradiation surface facing upward, and the electrode of the chip (51) and the external lead (48) are connected by a thin metal wire (52). The cap (46) is a storage member, and includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of the EPROM chip (51), and the cap (46) is a low melting point glass. EPRO placed in the header (45) by
The M tip (51) is sealed. The EPROM element (44) thus sealed with the EPROM chip (51) is fixed by solder by inserting the external lead (48) into the through hole (43) of the insulating substrate (42). The through hole (43) is laid out as required by the conductive wiring pattern (41), and the male connector terminal (55) provided at the end of the insulating substrate is transferred to a female connector (not shown). Connected with.
さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
を基材としたサーディップ型パッケージに組立てられる
が、このパッケージは低融点ガラスにより封止される
為、高温(400〜500℃)シールとなり、EPROMチップの
電極(アルミニウム)と外部導出リードと接続する金属
細線と同種材料で構成しないとアロイ化が起り配線抵抗
の増加を来したり、断線を生じたりする。この様な事態
を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM device has a window for UV irradiation, the package is assembled into a cerdip type package based on ceramics, but this package is sealed with a low melting point glass, so it can be used at high temperatures (400-500). If it is not made of the same material as the thin metal wire that connects the electrode (aluminum) of the EPROM chip and the external lead, alloying will occur, increasing wiring resistance and causing wire breakage. In order to avoid such a situation, aluminum thin wires are usually used, but this EPROM chip requires a substrate to be at ground potential, so the ground electrode of the EPROM chip is wire-connected to the chip mounting part made of gold paste. . Even in this case, since the secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece having aluminum coated on the head called a ground die is used. Separately from the EPROM chip, fix it to the chip mounting part made of the gold paste, and
The conventional mounting structure is unsatisfactory in terms of small size, light weight, and low price, such as the extremely complicated work of connecting to the ground electrode of the EPROM chip.
斯る問題を解決するために第12図に示したEPROM実装構
造がある。In order to solve such a problem, there is an EPROM mounting structure shown in FIG.
以下に第12図に示したEPROM実装構造について説明す
る。The EPROM mounting structure shown in FIG. 12 will be described below.
主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)は、
EPROMチップ(61)を載置するチップ搭載エリヤ(60c)
を有し、前記配線パターン(60b)は、このエリヤ近傍
から主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ(60c)に
は、EPROMチップ(61)が搭載され、このチップ(61)
の表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)の搭載された配線パターン(60b)と
ワイヤリングされている。前記EPROMチップ(61)の紫
外線照射面(61a)上には紫外線透過性樹脂(63)(例
えば東レ社製、型名TX−978)を介して、紫外線透過性
窓材(64)が固着されている。この窓材(64)は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材(64)の頂部面(64a)は、EPROMチッ
プ(61)の紫外線照射面に光を導入する面であるから、
この頂部面(64a)を除いた残余の窓材(64)部分と、
金属細線(62)と、この金属細線(62)と前記配線パタ
ーン(60b)との接続部分とが合成樹脂(65)(例えば
日東電工社製、型名MP−10)で被覆されている。もし、
絶縁性基板(60)と、EPROMチップ(61)と窓材(64)
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板(60)のチップ搭載エリヤ(60c)をザグリ穴
としてこの基板(60)の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂(65)の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
Area with chip (60c) to mount EPROM chip (61)
The wiring pattern (60b) is routed from near the area on the main surface (60a) and is connected to a male connector terminal portion (not shown). An EPROM chip (61) is mounted on the area (60c), and this chip (61)
The surface electrode and the wiring pattern (60b) of the metal thin wire (6
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
It is wired with the wiring pattern (60b) on which the chip (61) is mounted. On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet transparent window material (64) is fixed via an ultraviolet transparent resin (63) (for example, Toray Co., model name TX-978). ing. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina.
Since the top surface (64a) of the window material (64) is a surface for introducing light to the ultraviolet irradiation surface of the EPROM chip (61),
The remaining window material (64) excluding this top surface (64a),
The thin metal wire (62) and the connecting portion between the thin metal wire (62) and the wiring pattern (60b) are covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). if,
Insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the substrate (60) may be used as a countersunk hole to grip about half the thickness of the substrate (60). Further, if such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on ingress of moisture and the like.
第11図および第12図で示したEPROM実装構造は特開昭60
−83393号公報(H05K 1/18)に記載されている。The EPROM mounting structure shown in FIGS. 11 and 12 is disclosed in
-83393 (H05K 1/18).
(ハ)発明が解決しようとする課題 第12図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
2図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。また、第11図に示した実装構造にお
いても第14図と同様にEPROMの周辺の回路、即ち、マイ
クロコンピュータやその周辺LSI,IC等の回路素子がディ
スクリート等の電子部品で構成されているため、プリン
ト基板の大型化、即ちシステム全体が大型化となりユー
ザが要求される軽薄短小のEPROM搭載の集積回路を提供
することができない大きな問題がある。(C) Problems to be Solved by the Invention Needless to say, the EPROM mounting structure shown in FIG. 12 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 2, the microcomputer and its peripheral circuit elements fixed around the EPROM are composed of electronic components such as discretes. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual. Also, in the mounting structure shown in FIG. 11 as well as in FIG. 14, the circuit around the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.
更に第11図および第12図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM mounting structure shown in FIGS. 11 and 12,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.
更に第11図および第12図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。Furthermore, in the EPROM mounting structure shown in FIGS. 11 and 12, the EPR
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, there is a problem that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle and reduces workability.
更に第11図及び第12図で示したEPROM実装構造では一枚
のプリント基板上にEPROMとディスクリート部品からな
るマイクロコンピュータおよびその周辺の回路素子の全
ての素子が搭載されているため上述した様にシステム自
体の小型化という点で大きな問題となる。Furthermore, in the EPROM mounting structure shown in FIG. 11 and FIG. 12, since all the elements of the microcomputer consisting of the EPROM and discrete components and the peripheral circuit elements are mounted on one printed circuit board, as described above. This is a big problem in terms of downsizing the system itself.
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上にチップ型のEPROMとマイクロ
コンピュータを搭載し、他方の基板上にあるいは一方の
基板上にその他の全ての回路素子を搭載し、他方の基板
の周端辺の所定位置に設けられたくぼみでEPROMチップ
だけが露出する基板上に搭載され、マイクロコンピュー
タおよび他の全ての回路素子を二枚の基板とケース材で
形成された封止空間に封止する構造を特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and a chip type EPROM and a microcomputer are mounted on one of two substrates, and the other substrate is mounted. All other circuit elements are mounted on or on one board, and the EPROM chip is mounted on the board where only the EPROM chip is exposed by the recess provided at the predetermined position on the peripheral edge side of the other board. All of the circuit elements are sealed in a sealing space formed by two substrates and a case material.
従ってEPROMチップを搭載した混成集積回路を極めて小
型化でしかも二枚の基板上に回路素子を実装でき高密度
実装のEPROM内蔵の混成集積回路装置を提供することが
できる。Accordingly, it is possible to provide a hybrid integrated circuit device with a built-in EPROM which is extremely small in size, and in which circuit elements can be mounted on two substrates, and which has a EPROM chip mounted therein.
(ホ)作 用 この様に本発明に依れば、二枚の基板の一方の基板の周
端辺の所定位置にくぼみを設け、そのくぼみで露出した
他方の基板上の導電路にEPROMチップを接続しているの
でEPROMチップの載置位置を任意に設定できるので、内
蔵するマイクロコンピュータとの電気的接続を考慮し
て、効率良くEPROMとマイクロコンピュータとを接続す
ることができ、信号線即ち導電路の引回し線を不要にす
ることができる。(E) Operation As described above, according to the present invention, an indent is formed at a predetermined position on the peripheral edge of one of the two substrates, and the EPROM chip is provided in the conductive path on the other substrate exposed by the indent. Since the mounting position of the EPROM chip can be set arbitrarily since the connection of the EPROM chip, it is possible to efficiently connect the EPROM and the microcomputer in consideration of the electrical connection with the built-in microcomputer, and It is possible to eliminate the wiring line of the conductive path.
更にEPROMチップの隣接する位置に最も関連の深しマイ
クロコンピュータを配置でき、EPROMチップとマイクロ
コンピュータ間のデータのやりとりを行うデータ線を最
短距離あるいは最小距離で実現でき、データ線の引回し
による実装密度のロスを最小限に抑制することになり、
高密度の実装が行える。Furthermore, the most closely related microcomputer can be placed in the adjacent position of the EPROM chip, the data line for exchanging data between the EPROM chip and the microcomputer can be realized with the shortest distance or the minimum distance, and the data line can be mounted by routing. You will minimize the loss of density,
High-density mounting is possible.
更に本発明ではEPROMチップ以外の全ての回路素子はチ
ップで二枚の基板のいずれか一方の基板上に搭載され且
つ、二枚の基板とケース材で形成された封止空間内に収
納されているため小型化でしかも高密度実装ができ取扱
い性の優れた混成集積回路装置を提供することができ
る。Further, in the present invention, all the circuit elements other than the EPROM chip are mounted on one of the two substrates by the chip, and are housed in the sealed space formed by the two substrates and the case material. Therefore, it is possible to provide a hybrid integrated circuit device which is small in size, can be mounted at high density, and has excellent handleability.
(ヘ)実施例 以下に第1図乃至第10図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiments shown in FIGS. 1 to 10.
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.
この混成集積回路装置(1)は第1図および第2図に示
す様に、二枚の集積回路基板(2)(3)と、二枚の集
積回路基板(2)(3)の一方の基板(2)の周端辺の
所定位置に設けられたくぼみ(4)と、二枚の集積回路
基板(2)(3)に形成された所望形状の導電路(5)
と、導電路(5)と接続された不揮発性メモリーチップ
(6)と、そのメモリーチップ(6)からデータを供給
され且つ不揮発性メモリーチップ(6)が搭載された他
方の基板(3)上の導電路(5)と接続されたマイクロ
コンピュータ(7)と、二枚の基板(2)(3)上の導
電路(5)と接続された周辺の回路素子(8)と、二枚
の基板(2)(3)を離間して一体化するケース材
(9)とをから構成される。As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) has two integrated circuit boards (2) and (3) and one of the two integrated circuit boards (2) and (3). A recess (4) provided at a predetermined position on the peripheral edge of the board (2) and a conductive path (5) of a desired shape formed on the two integrated circuit boards (2) and (3).
A non-volatile memory chip (6) connected to the conductive path (5), and another substrate (3) to which data is supplied from the memory chip (6) and the non-volatile memory chip (6) is mounted. A microcomputer (7) connected to the conductive path (5) of (1), peripheral circuit elements (8) connected to the conductive path (5) on the two substrates (2) and (3), and two And a case member (9) that separates and integrates the substrates (2) and (3).
二枚の集積回路基板(2)(3)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。As the two integrated circuit boards (2) and (3), hard boards made of ceramics, glass epoxy, metal, or the like are used, and in this embodiment, metal boards excellent in heat dissipation and mechanical strength are used.
金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その二枚の基板(2)(3)の表面には第
4図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜(9)(アルマイト層)が形成され、その一主面側
に10〜70μ厚のポリイミド等のフレキシブル性を有した
絶縁樹脂層(10)が貼着される。更に絶縁樹脂層(10)
上には10〜70μ厚の銅箔(11)が絶縁樹脂層(10)と同
時にローラーあるいはホットプレス等の手段により貼着
されている。ところで、二枚の基板(2)(3)はフレ
キシブル性を有する絶縁樹脂層(10)によって所定の間
隔離間されて連結された状態となっている。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9) (alumite layer) is formed on the surfaces of the two substrates (2) and (3) by well-known anodic oxidation, and 10 to 70 μm is formed on one main surface side thereof. An insulating resin layer (10) having flexibility such as thick polyimide is attached. Insulating resin layer (10)
A copper foil (11) having a thickness of 10 to 70 μm is adhered to the upper surface of the insulating resin layer (10) at the same time by means of a roller or a hot press. By the way, the two substrates (2) and (3) are in a state of being connected to each other with a predetermined gap therebetween by the insulating resin layer (10) having flexibility.
二枚の基板(2)(3)の一主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メッキ層が銅箔(11)表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔(11)のエッチングを行い所望の導電路(5)
が形成される。ここでスクリーン印刷による導電路
(5)の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細導電路(5)の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the two substrates (2) and (3), a conductive path of a desired shape is exposed by screen printing and masked with a resist.
A silver, platinum) plating layer is plated on the surface of the copper foil (11).
After that, the resist is removed, and the copper foil (11) is etched using the noble metal plating layer as a mask to perform the desired conductive path (5).
Is formed. Here, the thickness of the conductive path (5) by screen printing is limited to 0.5 mm, so when a very fine wiring pattern is required, it is about 2 by the well-known photo-etching technique.
It is possible to form ultrafine conductive paths (5) up to μ.
一方の基板(3)上の導電路(5)には不揮発性メモリ
ーチップ(6)とそのメモリーチップ(6)からデータ
を供給されるマイクロコンピュータ(7)が搭載され、
一方の基板(3)および他方の基板(2)上の導電路
(5)にその周辺の回路素子(8)が搭載されている。
また両基板(2)(3)の一側辺あるいは対向する側辺
周端部に導電路(5)が延在され外部リード端子(12)
(13)を固着するための複数のパッドが形成されてい
る。このパッドには外部リード端子(12)(13)が半田
によって固着され、水平に導出されてその中央部分で略
直角に折曲られている。また両基板(2)(3)上に形
成されている導電路(5)はフレキシブル樹脂層(10)
上に形成されているので二枚の基板(2)(3)を股が
る様にパターニングされ両基板(2)(3)の接続が所
定の位置でしかも任意に行えることができる。A non-volatile memory chip (6) and a microcomputer (7) supplied with data from the memory chip (6) are mounted on the conductive path (5) on one of the substrates (3),
Circuit elements (8) around the conductive paths (5) on one substrate (3) and the other substrate (2) are mounted.
In addition, a conductive path (5) is extended to one side edge or opposite side edge portions of both substrates (2) and (3), and external lead terminals (12) are provided.
A plurality of pads for fixing (13) are formed. External lead terminals (12) and (13) are fixed to the pad by solder, are led out horizontally, and are bent at a substantially right angle in the central portion. The conductive paths (5) formed on both substrates (2) and (3) are flexible resin layers (10).
Since it is formed above, the two substrates (2) and (3) are patterned in a crotch pattern, and the two substrates (2) and (3) can be connected at predetermined positions and arbitrarily.
不揮発性メモリーチップ(6)としてEPROMチップ(Era
sable Programable Read Only Memory)が用いられる
(以下不揮発性メモリーチップ(6)をEPROMチップと
いう)。このEPROM(6)は周知の如く、EPROMチップチ
ップ(6)のペレットに形成されているフローティング
ゲートに蓄積されている電子(プログラム・データ)を
光を照射して励起させて未記憶状態のペレットに戻し再
書込みして利用できる素子である。EPROMチップ(6)
は市販されているものであって、その形状はチップ型で
あれば限定されるものではなく、本実施例ではEPROMチ
ップ(6)の説明は省略する。EPROM chip (Era as a non-volatile memory chip (6)
Sable Programmable Read Only Memory) is used (hereinafter, the nonvolatile memory chip (6) is referred to as an EPROM chip). As is well known, this EPROM (6) irradiates light with electrons (program data) accumulated in the floating gate formed in the pellet of the EPROM chip (6) to excite the unstored pellet. It is an element that can be used by returning to and rewriting. EPROM chip (6)
Is commercially available, and its shape is not limited as long as it is a chip type, and the description of the EPROM chip (6) is omitted in this embodiment.
一方、本発明では二枚の基板(2)(3)の一方の基板
(2)の周端辺の所定位置にくぼみ(4)が設けられて
いる。この両基板(2)(3)は後述するケース材
(9)によって所定間隔離間固着される。このとき、一
方の基板(2)の周端辺に設けたくぼみ(4)で露出す
る他方の基板(3)上の導電路(5)上にはEPROMチッ
プ(6)がAgペースト、半田等のろう材によって固着さ
れ、くぼみ(4)で露出した他方の基板(3)上にはEP
ROMチップ(6)と接続される複数の導電路(5)の一
端が延在されている。その導電路(5)とEPROMチップ
(6)とはAlワイヤ線で超音波ボンディング接続が行わ
れている。On the other hand, in the present invention, the recess (4) is provided at a predetermined position on the peripheral edge of one of the two substrates (2) and (3). The two substrates (2) and (3) are fixed to each other by a predetermined distance by a case member (9) described later. At this time, the EPROM chip (6) has Ag paste, solder, etc. on the conductive path (5) on the other substrate (3) exposed by the recess (4) provided on the peripheral edge of the one substrate (2). EP on the other substrate (3) that is fixed by the brazing filler metal and exposed at the recess (4).
One end of a plurality of conductive paths (5) connected to the ROM chip (6) is extended. The conductive path (5) and the EPROM chip (6) are ultrasonically bonded by an Al wire line.
EPROMチップ(6)のプログラム・データを選択して供
給されるマイクロコンピュータ(7)およびその周辺の
回路素子(8)のIC、トランジスタ、チップ抵抗および
チップコンデンサー等はチップ部品で所望の導電路
(5)上に半田付けあるいはAgペースト等のろう材によ
って付着され、マイクロコンピュータ(7)および回路
素子(8)は近傍の導電路(5)に超音波ボンディング
接続されている。更に導電路(5)間にはスクリーン印
刷によるカーボン抵抗体あるいはニッケルメッキによる
ニッケルメッキ抵抗体が抵抗素子として形成されてい
る。The IC, transistors, chip resistors, chip capacitors, etc. of the microcomputer (7) and its peripheral circuit elements (8) supplied by selecting the program data of the EPROM chip (6) are desired conductive paths ( 5) Soldered or attached by a brazing material such as Ag paste, and the microcomputer (7) and the circuit element (8) are ultrasonically bonded to the conductive path (5) in the vicinity. Further, a carbon resistor by screen printing or a nickel-plated resistor by nickel plating is formed as a resistance element between the conductive paths (5).
更に詳述するとEPROMチップ(6)とマイクロコンピュ
ータ(7)はくぼみ(4)が設けられていない他方の基
板(3)上の導電路(5)と接続され、その他の全ての
回路素子(8)は一方及び他方の基板(2)(3)の所
定位置の導電路(5)上に付着されている。More specifically, the EPROM chip (6) and the microcomputer (7) are connected to the conductive path (5) on the other substrate (3) where the recess (4) is not provided, and all other circuit elements (8). ) Is attached on the conductive paths (5) at predetermined positions on the one and the other substrates (2) and (3).
ケース材(9)は絶縁部材の熱可塑性樹脂から形成さ
れ、第3図に示す如く、二枚の基板(2)(3)を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。ケース材(9)には一方の基板(2)の周端辺
に設けたくぼみ(4)の周囲とそのくぼみ(4)によっ
て露出された他の基板(3)表面の周囲と当接される一
定の厚みを有した枠体(18)が設けられている。この枠
体(18)は基板(2)に設けたくぼみ(4)にそってく
ぼませて形成されている。また、ケース材(9)の一側
辺は両基板(2)(3)を配置したときにフィルム樹脂
層(10)が容易に折曲される様に円弧状に形成されてい
る。The case material (9) is made of a thermoplastic resin of an insulating member, and as shown in FIG. 3, the two substrates (2) and (3) are separated by a predetermined distance and are formed into a frame shape so as to form a sealed space. Has been formed. The case material (9) is in contact with the periphery of the recess (4) provided on the peripheral edge of one substrate (2) and the periphery of the surface of the other substrate (3) exposed by the recess (4). A frame body (18) having a constant thickness is provided. The frame body (18) is formed by recessing along the recess (4) provided in the substrate (2). Further, one side of the case member (9) is formed in an arc shape so that the film resin layer (10) can be easily bent when both substrates (2) and (3) are arranged.
ケース材(9)と二枚の基板(2)(3)との固着は接
着シートによって行われ、フィルム樹脂層(10)によっ
て連結された両基板(2)(3)でケース材(9)を挾
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板(2)(3)を連結するフ
ィルム樹脂層(10)は上述したケース材(9)に設けら
れた円弧状部と当接されて折曲げされるため折曲げ部分
の導電路(5)が折曲時に切断する恐れはない。ケース
材(9)と両基板(2)(3)とを一体化したのち、連
結部の樹脂層(10)が露出されるため、本実施例では蓋
体(20)で露出した連結部分を完全に封止するものとす
る。尚、蓋体(20)はケース材(9)と同一材料で形成
され、その接着は上述した接着シート等の所定の手段に
よって行われている。The case material (9) and the two substrates (2) and (3) are fixed to each other by an adhesive sheet, and the case material (9) is formed by the two substrates (2) and (3) connected by the film resin layer (10). They are fixed so that the mounted circuit elements face each other so as to sandwich them. At this time, the film resin layer (10) connecting the two substrates (2) and (3) is abutted against the arcuate portion provided on the case member (9) and bent, so that the conductivity of the bent portion is reduced. There is no risk of the road (5) being cut when it is bent. After the case material (9) and both substrates (2) and (3) are integrated, the resin layer (10) of the connecting portion is exposed. Therefore, in this embodiment, the connecting portion exposed by the lid (20) is removed. It shall be completely sealed. The lid body (20) is made of the same material as the case material (9), and the bonding is performed by a predetermined means such as the above-mentioned adhesive sheet.
一方の基板(2)の周端辺に設けたくぼみ(4)で露出
した他方の基板(3)上にはEPROMチップ(6)と接続
される複数の導電路(5)の一端が形成され、その導電
路(5)の先端部にEPROMチップ(6)が固着される。E
PROMチップ(6)が固着された導電路(5)の他端はマ
イクロコンピュータ(7)の近傍に効率よく引回しされ
チップ状のマイクロコンピュータ(7)とボンディング
ワイヤで電気に接続される。One end of a plurality of conductive paths (5) connected to the EPROM chip (6) is formed on the other substrate (3) exposed by the recess (4) provided on the peripheral edge of one substrate (2). The EPROM chip (6) is fixed to the tip of the conductive path (5). E
The other end of the conductive path (5) to which the PROM chip (6) is fixed is efficiently routed to the vicinity of the microcomputer (7) and electrically connected to the chip-shaped microcomputer (7) by a bonding wire.
ここでEPROM(6)とマイクロコンピュータ(7)との
位置関係について述べる。第1図に示す如く、多数本の
導電路(5)を介して接続されるため、その導電路
(5)の引回しを短くするためにEPROMチップ(6)と
マイクロコンピュータ(7)は夫々、隣接する位置かあ
るいはできるだけ近傍に位置する様に配置される。従っ
てEPROMチップ(6)とマイクロコンピュータ(7)と
の導電路(5)の引回しは最短距離で形成でき基板上に
実装面積を有効に使用することができる。EPROMチップ
(6)とその近傍あるいは隣接した位置に配置されたチ
ップ状のマイクロコンピュータ(7)は第7図の如く、
マイクロコンピュータ(7)の近傍に延在された導電路
(5)の先端部とワイヤ線によってボンディング接続さ
れEPROMチップ(6)と電気的に接続される。Here, the positional relationship between the EPROM (6) and the microcomputer (7) will be described. As shown in FIG. 1, since a plurality of conductive paths (5) are connected, the EPROM chip (6) and the microcomputer (7) are respectively connected in order to shorten the routing of the conductive paths (5). , Are arranged so that they are adjacent to each other or as close to each other as possible. Therefore, the conductive path (5) between the EPROM chip (6) and the microcomputer (7) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. As shown in FIG. 7, the EPROM chip (6) and the chip-shaped microcomputer (7) arranged near or adjacent to it are as shown in FIG.
The conductive path (5) extending in the vicinity of the microcomputer (7) is bonded and connected to the EPROM chip (6) by wire bonding with the tip of the conductive path (5).
EPROMチップは第1図および第2図から明らかな如く、
一方の基板(2)の設けたくぼみ(4)で露出した他方
の基板(3)上に搭載され、ケース材(9)の枠体(1
8)で囲まれた構造となる。更に詳述すると枠体(18)
によって囲まれるのはEPROMチップ(6)とそのEPROMチ
ップ(6)と近傍の導電路(5)とを接続するワイヤ線
が囲まれることになる。The EPROM chip is, as is clear from FIG. 1 and FIG.
It is mounted on the other substrate (3) exposed by the recess (4) provided on the one substrate (2), and the frame body (1) of the case material (9) is mounted.
The structure is surrounded by 8). More specifically, the frame body (18)
This is surrounded by the EPROM chip (6) and the wire line connecting the EPROM chip (6) and the conductive path (5) in the vicinity.
更に枠体(18)によって形成された空間(18a)には1
層以上の樹脂が充填され、EPROMチップ(6)およびワ
イヤ線がその樹脂層によって完全に被覆される。EPROM
チップ(6)上に直接被覆される第1層目の樹脂はEPRO
Mチップ(6)のデータを消去する際に紫外線を透過す
る必要があるために紫外線透過性樹脂(21a)が用いら
れる。紫外線透過性樹脂(21a)は非芳香族系であれば
限定されず、例えばメチル系シリコンゴムあるいはシリ
コンゲルが用いられる。Furthermore, the space (18a) formed by the frame (18) has 1
More than one layer of resin is filled and the EPROM chip (6) and wire wires are completely covered by the resin layer. EPROM
The resin of the first layer directly coated on the chip (6) is EPRO
The ultraviolet ray transmissive resin (21a) is used because it is necessary to transmit ultraviolet rays when erasing the data of the M chip (6). The ultraviolet-transparent resin (21a) is not limited as long as it is a non-aromatic resin, and for example, methyl silicon rubber or silicon gel is used.
本実施例では第1層目の樹脂層(21a)上に第2層目の
樹脂層(21b)が充填されている。第2層目の樹脂層は
第1層目とは異なりEPROMチップ(6)の誤消去を防止
するために紫外線を遮断する紫外線不透過性樹脂(21
b)が用いられる。この樹脂層(21b)は芳香環(ベンゼ
ン環)を含んだ樹脂であれば限定されず、例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられ、一方の基
板(2)の上面と略一致するまで充填される。In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second resin layer is a UV impermeable resin (21) that blocks UV rays in order to prevent accidental erasure of the EPROM chip (6).
b) is used. The resin layer (21b) is not limited as long as it is a resin containing an aromatic ring (benzene ring). For example, an epoxy-based or polyimide-based resin is used, and the resin layer (21b) is filled until it substantially matches the upper surface of one substrate (2). To be done.
従ってEPROMチップ(6)だけが枠体(18)によって囲
まれ且つ2層の樹脂で被覆され、他のマイクロコンピュ
ータ(7)およびその他の回路素子(8)は両基板
(2)(3)とケース材(9)とで形成される封止空間
(21)内に配置されることになる。Therefore, only the EPROM chip (6) is surrounded by the frame (18) and covered with two layers of resin, and the other microcomputer (7) and the other circuit element (8) are connected to both substrates (2) and (3). It is arranged in the sealed space (21) formed by the case material (9).
上述の如く、EPROMチップ(6)と接続されるマイクロ
コンピュータ(7)およびその周辺の回路素子(8)は
二枚の基板(2)(3)とケース材(9)で形成された
封止空間部(21)に配置する様に設定されている。即
ち、チップ状の電子部品および印刷抵抗、メッキ抵抗等
の抵抗素子の全ての素子が封止空間部(14)内に設けら
れている。As described above, the microcomputer (7) connected to the EPROM chip (6) and the circuit element (8) around the microcomputer (7) are formed by the two substrates (2) and (3) and the case material (9). It is set to be placed in the space (21). That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14).
ところで本実施例では枠体(18)で囲まれた空間(19
a)に紫外線透過性樹脂(21a)および不透過性樹脂(21
b)の2層樹脂構造からなるが、不透過性樹脂(21b)の
代りに第5図に示す如く、遮光用のシール材(22)を一
方の基板(2)のくぼみ(4)上に接着しても不透過性
樹脂(21b)と同様に紫外線を完全に遮断することがで
きる。By the way, in the present embodiment, the space (19
a) UV transparent resin (21a) and non-transparent resin (21a)
Although it has a two-layer resin structure of b), instead of the impermeable resin (21b), as shown in FIG. 5, a light-shielding sealant (22) is placed on the recess (4) of one substrate (2). Even if they are adhered, they can completely block ultraviolet rays like the impermeable resin (21b).
本実施例ではEPROMチップ(6)のデータ消去を行う場
合は紫外線不透過性樹脂(21b)あるいはシール材(2
2)を剥離して紫外線を照射し、再書き込みをする場合
はEPROMチップ(6)上の紫外線透過性樹脂(21a)を剥
してボンディングされている近傍の導電路(5)にプロ
ーブ等の端子を当接させ、書き込み装置よりデータを書
き込む。このとき、紫外線透過性樹脂(21a)を剥す場
合、樹脂(21a)はあまり接着力が強くないためにワイ
ヤ線が切断することはない。In this embodiment, when erasing the data of the EPROM chip (6), the UV impermeable resin (21b) or the sealing material (2
When peeling off 2) and irradiating with ultraviolet rays to rewrite, peel off the ultraviolet transparent resin (21a) on the EPROM chip (6) and attach a terminal such as a probe to the conductive path (5) near the bonding And write data from the writing device. At this time, when the ultraviolet-transparent resin (21a) is peeled off, since the resin (21a) does not have a strong adhesive force, the wire line is not cut.
以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.
先ず、モデム(MODEM)とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデルの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せること、相手方から送られて来たデータで
変調されるアナログ信号を復調してデジタル化したデー
タに戻す機能を持つ。First, a modem (MODEM) exists for data communication in which digitized data handled by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the model is to use the frequency that can use the digitized data on the telephone line, modulate it with the data and put it on the telephone line as an analog signal, and the analog signal that is modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.
第6図に示したブロック図に基づいてモデムを簡単に説
明する。The modem will be briefly described based on the block diagram shown in FIG.
第6図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。FIG. 6 is a block diagram when a modem is mounted on the integrated circuit board (2).
モデルはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース(31)と、DTEインターフェース(31)より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ(7)と、マイクロコンピュータ
(7)からアドレスされるデータを内蔵したEPROM
(6)と、マイクロコンピュータ(7)からの出力信号
を変復調しNCU(NETWORK CONTROL UNIT)に出力する
第1および第2の変復調回路(32)(33)と、マイクロ
コンピュータ(7)からの出力信号に応じて所望のDTMF
信号(トーン信号)を発生するDTMF発生器(34)とをか
ら構成されている。The model stores the data transmitted from the personal computer in the built-in memory and outputs the data, and the micro that outputs a predetermined output signal based on the data output from the DTE interface (31). EPROM containing data addressed by the computer (7) and the microcomputer (7)
(6), first and second modulation / demodulation circuits (32) (33) that modulate and demodulate the output signal from the microcomputer (7) and output to the NCU (NETWORK CONTROL UNIT), and output from the microcomputer (7) Desired DTMF depending on the signal
And a DTMF generator (34) for generating a signal (tone signal).
DTEインターフェース(31)は例えばSTC9610(セイコー
エプソン)等のICより成り、第7図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ(7)へ出力する送信メモ
リー部(35)と、マイクロコンピュータ(7)からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン(38)へ出力する受信メモリー部(36)と、送信
メモリー部(35)および受信メモリー部(36)を介して
入出力される夫々の信号を切替える制御部(37)とから
なり、パソコン(38)とマイクロコンピュータ(7)と
を接続するための所定の機能を有するものである。The DTE interface (31) is composed of an IC such as STC9610 (Seiko Epson), supplies the output signal of the personal computer, accumulates the output signal in the internal memory and outputs it to the microcomputer (7) as shown in FIG. A transmission memory section (35), a reception memory section (36) for accumulating a signal supplied with an output signal from the microcomputer (7) in the internal memory and outputting the signal to the personal computer (38), and a transmission memory section ( 35) and a control section (37) for switching respective signals input and output through the reception memory section (36), and has a predetermined function for connecting the personal computer (38) and the microcomputer (7). I have.
マイクロコンピュータ(7)は例えばSTC9620(セイコ
ーエプソン)等のICより成り、第8図の如く、DTEイン
ターフェース(31)から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース(31)に出力信号を出力する応答
コード生成部とからなる。The microcomputer (7) is composed of an IC such as STC9620 (Seiko Epson), and as shown in FIG. 8, it is recognized by the command recognition unit and the command recognition unit that recognizes the output signal output from the DTE interface (31). The command decoding unit that decodes the output signal, the command execution unit that compares the data in the memory unit based on the signal decoded by the command decoding unit and supplies the data to the modem circuit, the data in the command decoding unit and the data in the memory unit When incorrect data is supplied to the command execution unit as a result of comparison with
The DTE interface (31) includes a response code generation unit that outputs an output signal.
変復調回路(38)はマイクロコンピュータ(7)から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
(7)へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第1の変復調回路(32)は30
0bpsの低速変復調回路であり、第2の変復調回路(33)
は1200bpsの中速変復調回路である。夫々の第1および
第2の変復調回路(32)(33)はマイクロコンピュータ
(7)により、いずれか一方の変復調回路が選択され
る。The modulation / demodulation circuit (38) converts the digital signal transmitted from the microcomputer (7) into an analog signal and transmits it to the NCU unit. On the contrary, it converts an analog signal transmitted from the NCU unit into a digital signal and transmits it to the microcomputer (7), and includes low-speed and medium-speed circuits. The first modulation / demodulation circuit (32) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (33)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (32, 33) is selected by the microcomputer (7).
DTMF発生器(34)はマイクロコンピュータ(7)のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生して送信AM
P(39)に出力して電話回線へ信号を供給する。The DTMF generator (34) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (7) to the input terminals of each of COL and ROW, and transmits AM.
Output to P (39) to supply signal to telephone line.
EPROM(6)内にはモデムの各種のモードを設定するて
もプログラムデータがメモリーされており、マイクロコ
ンピュータ(7)のアドレスに基づいてマイクロコンピ
ュータ(7)に供給される。Program data is stored in the EPROM (6) even when various modes of the modem are set, and the program data is supplied to the microcomputer (7) based on the address of the microcomputer (7).
次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.
先ず、パソコン通信を開始する当り、マイクロコンピュ
ータ(38)からの読出し信号に基づいて制御スイッチ
(40)が動作し、所定のアドレスデータがEPROM(7)
に供給され、そのアドレスに基づいてEPROM(6)のプ
ログラム・データがマイクロコンピュータ(7)に供給
され、通信を行う夫々のモデムの通信規格(BELL/CCITT
規格)、通信速度(300/1200bps)、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。First, when personal computer communication is started, the control switch (40) operates based on the read signal from the microcomputer (38), and the predetermined address data is transferred to the EPROM (7).
The program data of the EPROM (6) is supplied to the microcomputer (7) based on the address, and the communication standard (BELL / CCITT) of each modem for communication is supplied.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.
各種のモードが一致しているとする、パソコンに応答側
のモデムの電話番号をキー入力する。その電話番号はパ
ソコンとのインターフェース用のDTEインターフェース
(31)に入力され、電話番号を解読する為にマイクロコ
ンピュータ(7)に転送される。その解読した結果をDT
MF発生器(34)に送信し、DTMF発生器(34)からDTMF信
号が発信されその信号は送信AMP(39)、ライントラン
ス(41)を介して一般電話回線へ転送される。If the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (31) for interfacing with a personal computer and transferred to the microcomputer (7) for decoding the telephone number. The decrypted result is DT
The signal is transmitted to the MF generator (34), the DTMF signal is transmitted from the DTMF generator (34), and the signal is transferred to the general telephone line via the transmission AMP (39) and the line transformer (41).
転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。The transferred DTMF signal sends a calling signal to the answering modem, and the answering modem receives the calling signal and automatically receives the incoming call. The answering modem then sends the answer tone to the calling modem for the connection procedure.
起呼側のモデムはライントランス(41)、受信アンプ
(42)を通り低速変復調回路(32)でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。The modem on the calling side passes through the line transformer (41) and the receiving amplifier (42), and the low speed modulation / demodulation circuit (32) detects whether or not the answer tone is a predetermined answer tone for the modem on the calling side. . If it is a predetermined answer tone, the communication state is entered.
通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(31)に入力し、その
データをマイクロコンピュータ(7)に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
(32)に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、通信AMP(39)、ライントランス(41)
を介して応答側のモデムに送信される。In the communication state, parallel data from the personal computer is input to the DTE interface (31) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (7). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (32). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the corresponding communication standard, communication AMP (39), line transformer (41)
To the modem on the answering side.
一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(41)、受信AMP(42)を介して低
速変復調回路(32)に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース(31)
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。On the other hand, the frequency-modulated analog signal sent by the key input signal of the responding personal computer is sent to the calling modem and input to the low speed modulation / demodulation circuit (32) via the line transformer (41) and receiving AMP (42). To be done. Here analog signals are converted to digital signals and DTE interface (31)
The serial digital signal is converted to a parallel digital signal and input to the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.
第9図は第6図で示したモデム回路を本実施例で用いた
他方の基板(3)上に実装した場合の平面図であり、実
装される回路素子の図番号は同一番号とする。EPROMチ
ップ(6)とマイクロコンピュータ(7)との接続はバ
スラインで示す。尚、複数の回路素子を接続する導電路
は煩雑のため省略する。FIG. 9 is a plan view of the modem circuit shown in FIG. 6 mounted on the other substrate (3) used in this embodiment, and the circuit elements to be mounted have the same reference numerals. The connection between the EPROM chip (6) and the microcomputer (7) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.
第9図に示す如く、他方の基板(3)の対向する周端部
には外部リード端子(13)が固着される複数の固着用パ
ッド(5a)が設けられている。固着パッド(5a)から延
在される導電路(5)上所定位置には複数の回路素子
(8)およびEPROM(6)を搭載するソケット(16)が
固着される。斯る基板(3)上にはEPROMチップ(6)
以外のマイクロコンピュータ(7)を含む複数の回路素
子(8)が固着されており、(31)はDTEインターフェ
ース、(32)(33)は第1および第2の変復調回路、
(34)はDTMF発生回路、(40)はEPROMチップ(6)を
制御する制御スイッチ、(7)はマイクロコンピュー
タ、(8)はコンデンサー等のチップ部品である。な
お、基板(2)にはポリイミド等のフィルム樹脂層(1
0)を介して基板(3)より複数の導電路(5)が延在
されており、基板(2)上にはオプション用回路あるい
はモデムに必要な一部の回路が配置されている。As shown in FIG. 9, a plurality of fixing pads (5a) to which the external lead terminals (13) are fixed are provided on the opposite peripheral edges of the other substrate (3). A socket (16) for mounting a plurality of circuit elements (8) and EPROM (6) is fixed at a predetermined position on a conductive path (5) extending from the fixing pad (5a). EPROM chip (6) on such substrate (3)
A plurality of circuit elements (8) including a microcomputer (7) other than the above are fixed, (31) is a DTE interface, (32) and (33) are first and second modulation / demodulation circuits,
(34) is a DTMF generation circuit, (40) is a control switch for controlling the EPROM chip (6), (7) is a microcomputer, and (8) is a chip component such as a capacitor. The substrate (2) has a film resin layer (1
A plurality of conductive paths (5) extend from the substrate (3) through the substrate (0), and an optional circuit or a part of a circuit necessary for a modem is arranged on the substrate (2).
第9図に示す如く、マイクロコンピュータ(7)に近傍
あるいは隣接する位置にEPROMチップ(6)が固着され
る。マイクロコンピュータ(7)の近傍あるいは隣接す
る位置にEPROMチップ(6)を固着することで、マイク
ロコンピュータ(7)とEPROMチップ(6)とのバスラ
イン、即ち導電路(5)の引回し線の距離を最短でしか
も最小の距離で引回すことができ、他の実装パターンを
有効に使用できると共に高密度実装が行える。尚、一点
鎖線で囲まれた領域は接着シートでケース材(9)が固
着される領域を示す。As shown in FIG. 9, the EPROM chip (6) is fixed at a position near or adjacent to the microcomputer (7). By fixing the EPROM chip (6) near or adjacent to the microcomputer (7), a bus line between the microcomputer (7) and the EPROM chip (6), that is, a wiring line of the conductive path (5) can be formed. The distance can be set at the shortest distance and the shortest distance, and other mounting patterns can be effectively used and high-density mounting can be performed. The area surrounded by the alternate long and short dash line shows the area where the case material (9) is fixed with an adhesive sheet.
第10図は第9図で示した基板(3)上にケース材(9)
を介して一方の基板(2)を固着したときのモデム用の
混成集積回路装置の完成品を平面図であり、一方の基板
(2)の上面からはEPROMチップ(6)上に被覆された
樹脂層(21b)の上面のみが露出された状態となる。即
ち、EPROMチップ(6)以外の他の素子は全てケース材
(9)と二枚の基板(2)(3)とで形成された封止空
間(21)内に封止される。FIG. 10 shows the case material (9) on the substrate (3) shown in FIG.
FIG. 2 is a plan view of a finished product of the hybrid integrated circuit device for a modem when one substrate (2) is fixed via the above, and the EPROM chip (6) is covered from the upper surface of the one substrate (2). Only the upper surface of the resin layer (21b) is exposed. That is, all the elements other than the EPROM chip (6) are sealed in the sealing space (21) formed by the case material (9) and the two substrates (2) and (3).
斯る本発明に依れば、一方の基板(2)の周端辺の所望
位置にくぼみ(4)を設け、そのくぼみ(4)で露出し
た他方の基板(3)上の導電路(5)にEPROMチップ
(6)を接続し、両基板(2)(3)とケース材(9)
とで形成された封止空間(21)にマイクロコンピュータ
(7)および他の回路素子(8)を固着することによ
り、混成集積回路とEPROMチップとの一体化した装置が
極めて小型化で提供できる。According to the present invention, the depression (4) is provided at a desired position on the peripheral edge of one substrate (2), and the conductive path (5) on the other substrate (3) exposed by the depression (4) is provided. ) Is connected to EPROM chip (6), and both substrates (2) and (3) and case material (9)
By fixing the microcomputer (7) and other circuit elements (8) to the sealed space (21) formed by and, it is possible to provide a device in which the hybrid integrated circuit and the EPROM chip are integrated with extremely small size. .
(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2)の周端部所望位置にくぼみ(4)を設け、その
くぼみ(4)で露出した他方の基板(3)上の導電路
(5)にEPROMチップ(6)を接続しているので、EPROM
チップ(6)の載置位置を任意に選定できる利点を有す
る。このため内蔵するマイクロコンピュータ(7)との
電気的接続を考慮して、効率良くEPROMチップ(6)と
マイクロコンピュータ(7)とを接続でき信号線の引回
しを不要にできる。更に詳述すると、EPROMチップ
(6)の隣接する位置に最も関連の深いマイクロコンピ
ュータ(7)を配置でき、その結果EPROMチップ(6)
とマイクロコンピュータ(7)間のデータのやりとりを
行うデータ線を最短距離あるいは最も設計容易なレイア
ウトで実現でき、データ線の引回しによる実装密度のロ
スを最小限に抑制できる。更に二枚の基板(2)(3)
より形成されているため高密度で且つ小型化の混成集積
回路装置を提供することができる。(G) Effect of the Invention As described in detail above, according to the present invention, firstly, the depression (4) is provided at the desired position on the peripheral end portion of the one substrate (2), and is exposed at the depression (4). Since the EPROM chip (6) is connected to the conductive path (5) on the other substrate (3), the EPROM
There is an advantage that the mounting position of the chip (6) can be arbitrarily selected. Therefore, in consideration of the electrical connection with the built-in microcomputer (7), the EPROM chip (6) and the microcomputer (7) can be efficiently connected, and the wiring of signal lines can be eliminated. More specifically, the most closely related microcomputer (7) can be placed adjacent to the EPROM chip (6), resulting in EPROM chip (6).
The data line for exchanging data between the microcomputer and the microcomputer (7) can be realized with the shortest distance or the layout with the simplest design, and the loss of the mounting density due to the routing of the data line can be minimized. Two more substrates (2) (3)
Since it is more formed, it is possible to provide a high-density and downsized hybrid integrated circuit device.
第2に一方の基板(2)の周端辺所望位置のくぼみ
(4)にEPROM(6)を配置すると共に二枚の集積回路
基板(2)(3)上の組み込むマイクロコンピュータお
よびその周辺回路素子の実装密度を向上することによ
り、従来必要とされたプリント基板を廃止でき、極めて
小型化のEPROMチップ(6)を内蔵する混成集積回路装
置を実現できる。Secondly, the EPROM (6) is arranged in the recess (4) at the desired position on the peripheral edge of one of the boards (2), and the microcomputer and its peripheral circuits to be incorporated on the two integrated circuit boards (2) and (3). By increasing the mounting density of elements, the conventionally required printed circuit board can be eliminated, and a hybrid integrated circuit device containing an extremely small EPROM chip (6) can be realized.
第3に集積回路基板(2)(3)として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路(5)として銅箔(11)を用いることにより、導
電路(3)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。Thirdly, by using a metal substrate as the integrated circuit boards (2) and (3), the heat radiation effect thereof can be significantly improved as compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (5), the resistance value of the conductive path (3) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.
第4にEPROMチップ(6)と接続されるマイクロコンピ
ュータ(7)およびその周辺回路素子(8)はケース材
(9)と二枚の集積回路基板(2)(3)とで形成され
る封止空間(21)にダイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小さくなり、実装
密度の大幅に向上できる利点を有する。Fourthly, the microcomputer (7) connected to the EPROM chip (6) and its peripheral circuit elements (8) are sealed by a case material (9) and two integrated circuit boards (2) and (3). Since it is incorporated in the stop space (21) in a die shape or a chip shape, it has an advantage that the occupied area becomes extremely small as compared with a conventional resin-molded printed circuit board and the packaging density can be greatly improved.
第5にケース材(9)と二枚の集積回路基板(2)
(3)の周端を実質的に一致させることにより、集積回
路基板(2)(3)のほぼ全面を封止空間(21)として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。Fifth, case material (9) and two integrated circuit boards (2)
By making the peripheral edges of (3) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) (3) can be used as a sealing space (21), and an extremely compact hybrid integrated circuit combined with an improvement in mounting density. The device can be realized.
第6にEPROMチップ(6)上には遮光用の樹脂層(21b)
が設けられているためにEPROMチップ(6)を保護する
ことができると共にEPROMチップ(6)への遮光ができ
且つEPROMチップ(6)と一方の基板(2)のすき間も
封止できる利点を有する。Sixth, a resin layer (21b) for shading on the EPROM chip (6)
Since the EPROM chip (6) is provided, the EPROM chip (6) can be protected, the EPROM chip (6) can be shielded from light, and the gap between the EPROM chip (6) and one of the substrates (2) can be sealed. Have.
第7図に二枚の集積回路基板(2)(3)の一辺あるい
は相対向する辺から外部リード(12)(13)を導出で
き、極めて多ピンの混成集積回路装置を実現できる利点
を有する。FIG. 7 shows that the external leads (12) and (13) can be derived from one side of the two integrated circuit boards (2) and (3) or opposite sides thereof, which has an advantage of realizing an extremely multi-pin hybrid integrated circuit device. .
第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いたケース材を示す斜
視図、第4図は本実施例で用いる基板の断面図、第5図
は他の実施例を示す断面図、第6図は本実施例で用いた
モデムを示すブロック図、第7図は第6図で示したモデ
ムのDTEインターフェースを示すブロック図、第8図は
第6図で示したモデムのマイクロコンピュータを示すブ
ロック図、第9図は第6図で示したブロック図を基板上
に実装したときの平面図、第10図は第9図に示した基板
上にケース材を固着したときの平面図、第11図および第
12図は従来のEPROM実装構造を示す断面図である。 (1)……混成集積回路装置、(2)(3)……集積回
路基板、(5)……導電路、(6)……EPROMチップ、
(7)……マイクロコンピュータ、(8)……回路素
子、(4)……くぼみ、(9)……ケース材、(21a)
……紫外線透過性樹脂、(21b)……紫外線不透過性樹
脂、(22)……シール材。FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a perspective view showing a case member used in this embodiment, FIG. 4 is a sectional view of a substrate used in this embodiment, FIG. 5 is a sectional view showing another embodiment, and FIG. FIG. 7 is a block diagram showing a modem used in this embodiment, FIG. 7 is a block diagram showing a DTE interface of the modem shown in FIG. 6, and FIG. 8 is a block showing a microcomputer of the modem shown in FIG. FIG. 9 is a plan view of the block diagram shown in FIG. 6 mounted on a substrate, and FIG. 10 is a plan view of a case member fixed on the substrate shown in FIG. Figure and number
FIG. 12 is a sectional view showing a conventional EPROM mounting structure. (1) ... hybrid integrated circuit device, (2) (3) ... integrated circuit board, (5) ... conductive path, (6) ... EPROM chip,
(7) ... Microcomputer, (8) ... Circuit element, (4) ... Dimple, (9) ... Case material, (21a)
…… UV transparent resin, (21b) …… UV opaque resin, (22) …… Sealant.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC
Claims (12)
と、 前記基板の対向する主面に形成された所望パターンを有
する導電路と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の周辺の所望位置にくぼみを設け、前記
くぼみで露出した前記他方の基板上の導電路に前記不揮
発性メモリーチップを固着し、前記不揮発性メモリーチ
ップの電極と所望の前記導電路をボンディングワイヤで
接続し、前記両基板と前記ケース材で形成された封止空
間に前記マイクロコンピュータおよびその周辺回路素子
を配置したことを特徴とする混成集積回路装置。1. Two integrated circuit substrates arranged to face each other, a conductive path having a desired pattern formed on main surfaces of the substrate facing each other, and a nonvolatile memory chip connected to the conductive path. A microcomputer supplied with data from the memory and connected to a conductive path on the substrate and its peripheral circuit element; and a case material integrated between the substrates, the periphery of the one substrate , The non-volatile memory chip is fixed to the conductive path on the other substrate exposed by the hollow, and the electrode of the non-volatile memory chip and the desired conductive path are connected by a bonding wire. A hybrid integrated circuit device characterized in that the microcomputer and its peripheral circuit elements are arranged in a sealed space formed by the both substrates and the case material. .
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
ることを特徴とする請求項1記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein the substrates have substantially the same shape.
とする請求項1記載の混成集積回路装置。4. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
にダイ形状で組み込まれることを特徴とする請求項1記
載の混成集積回路装置。5. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape.
プコンデンサーを用いることを特徴とする請求項1記載
の混成集積回路装置。6. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element.
一致させた一定の厚みを有する枠体を有することを特徴
とする請求項1記載の混成集積回路装置。7. The hybrid integrated circuit device according to claim 1, further comprising a frame body having a constant thickness in which the case member is substantially aligned with the peripheral end portions of the both substrates.
ぼみの周囲に沿って前記両基板間に配置することを特徴
とする請求項7記載の混成集積回路装置。8. The hybrid integrated circuit device according to claim 7, wherein the frame body is arranged between the two substrates along the periphery of the recess provided on the one substrate.
封止樹脂層で前記不揮発性メモリーチップを封止するこ
とを特徴とする請求項1記載の混成集積回路装置。9. The hybrid integrated circuit device according to claim 1, wherein the nonvolatile memory chip is sealed with a sealing resin layer in which a resin that transmits ultraviolet rays is injected into the hole.
するシール樹脂層を設けたことを特徴とする請求項9記
載の混成集積回路装置。10. The hybrid integrated circuit device according to claim 9, wherein a sealing resin layer for blocking ultraviolet rays is provided on the sealing resin layer in the hole.
の上面とを実質的に一致させたことを特徴とする請求項
10記載の混成集積回路装置。11. The upper surface of the sealing resin layer and the upper surface of the case member are substantially aligned with each other.
11. The hybrid integrated circuit device according to item 10.
上面に遮光用シール材を接着することを特徴とする請求
項1記載の混成集積回路装置。12. The hybrid integrated circuit device according to claim 1, wherein a light-shielding sealing material is bonded to the upper surface of the one substrate so as to cover the recess.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12491289A JPH0680783B2 (en) | 1989-05-18 | 1989-05-18 | Hybrid integrated circuit device |
| US07/510,467 US5285107A (en) | 1989-04-20 | 1990-04-18 | Hybrid integrated circuit device |
| EP90107414A EP0393657B1 (en) | 1989-04-20 | 1990-04-19 | Hybrid integrated circuit device |
| DE69031141T DE69031141T2 (en) | 1989-04-20 | 1990-04-19 | Integrated hybrid circuit arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12491289A JPH0680783B2 (en) | 1989-05-18 | 1989-05-18 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303150A JPH02303150A (en) | 1990-12-17 |
| JPH0680783B2 true JPH0680783B2 (en) | 1994-10-12 |
Family
ID=14897193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12491289A Expired - Lifetime JPH0680783B2 (en) | 1989-04-20 | 1989-05-18 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680783B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814776B2 (en) * | 1991-05-31 | 1998-10-27 | 株式会社デンソー | Electronic equipment |
-
1989
- 1989-05-18 JP JP12491289A patent/JPH0680783B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303150A (en) | 1990-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680792B2 (en) | Hybrid integrated circuit device | |
| JPH0680783B2 (en) | Hybrid integrated circuit device | |
| JPH0680767B2 (en) | Hybrid integrated circuit device | |
| JPH0680769B2 (en) | Hybrid integrated circuit device | |
| JPH0680787B2 (en) | Hybrid integrated circuit device | |
| JPH0680779B2 (en) | Hybrid integrated circuit device | |
| JPH0680777B2 (en) | Hybrid integrated circuit device | |
| JPH0680782B2 (en) | Hybrid integrated circuit device | |
| JPH0680785B2 (en) | Hybrid integrated circuit device | |
| JPH0680781B2 (en) | Hybrid integrated circuit device | |
| JPH0680784B2 (en) | Hybrid integrated circuit device | |
| JPH0680786B2 (en) | Hybrid integrated circuit device | |
| JPH0680771B2 (en) | Hybrid integrated circuit device | |
| JPH0680774B2 (en) | Hybrid integrated circuit device | |
| JPH0680791B2 (en) | Hybrid integrated circuit device | |
| JPH0680765B2 (en) | Hybrid integrated circuit device | |
| JPH0680770B2 (en) | Hybrid integrated circuit device | |
| JPH0680764B2 (en) | Hybrid integrated circuit device | |
| JPH0680776B2 (en) | Hybrid integrated circuit device | |
| JPH0680778B2 (en) | Hybrid integrated circuit device | |
| JPH0680766B2 (en) | Hybrid integrated circuit device | |
| JPH0680772B2 (en) | Hybrid integrated circuit device | |
| JPH0680780B2 (en) | Hybrid integrated circuit device | |
| JPH0758754B2 (en) | Hybrid integrated circuit device | |
| JPH02298060A (en) | Hybrid integrated circuit device |