Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0776809B2 - PLZT display device manufacturing method - Google Patents
[go: Go Back, main page]

JPH0776809B2 - PLZT display device manufacturing method - Google Patents

PLZT display device manufacturing method

Info

Publication number
JPH0776809B2
JPH0776809B2 JP1273544A JP27354489A JPH0776809B2 JP H0776809 B2 JPH0776809 B2 JP H0776809B2 JP 1273544 A JP1273544 A JP 1273544A JP 27354489 A JP27354489 A JP 27354489A JP H0776809 B2 JPH0776809 B2 JP H0776809B2
Authority
JP
Japan
Prior art keywords
groove
electrode
wiring pattern
plzt
light valve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1273544A
Other languages
Japanese (ja)
Other versions
JPH03135520A (en
Inventor
昌司 塚田
恒明 上間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP1273544A priority Critical patent/JPH0776809B2/en
Publication of JPH03135520A publication Critical patent/JPH03135520A/en
Publication of JPH0776809B2 publication Critical patent/JPH0776809B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はPLZT(透明なセラミック)の複屈折を利用し
た溝型電極によるPLZT表示装置に係り、更に詳しくは複
雑なパターン配線を可能とするPLZT表示装置の製造方法
に関するものである。
Description: TECHNICAL FIELD The present invention relates to a PLZT display device using a groove-type electrode that utilizes the birefringence of PLZT (transparent ceramic), and more specifically enables complicated pattern wiring. The present invention relates to a method for manufacturing a PLZT display device.

[従 来 例] 近年、PZTにLaを添加した透明なセラミックのPLZT(Pb
O,LaO,ZrO2,TiO)が光バルブやディスプレイに用いられ
ようとしている。このPLZTを光バルブアレーや平面ディ
スプレイとして用いる場合、例えば第3図に示す表面電
極あるいは第4図に示す溝型電極が採られることにな
る。この第3図において、PLZT基板1の上には蒸着等の
方法により駆動電極2および共通電極(GND電極)3が
形成されている。また、第4図においては、PLZT基板1
には、例えばダイシングカッタ等の機械加工やエッチン
グによる溝に電極を埋め込むことで駆動電極4および共
通電極(GND)5が形成されている。この溝型の電極構
造は、上記表面電極構造よりも、PLZT基板1の電界分布
が良好になることから、駆動電圧を低くすることができ
るという利点がある。
[Conventional example] In recent years, PLZT (Pb
O, LaO, ZrO 2 , TiO) are about to be used in light valves and displays. When this PLZT is used as a light valve array or a flat display, for example, the surface electrode shown in FIG. 3 or the groove type electrode shown in FIG. 4 is adopted. In FIG. 3, the drive electrode 2 and the common electrode (GND electrode) 3 are formed on the PLZT substrate 1 by a method such as vapor deposition. Further, in FIG. 4, the PLZT substrate 1
The drive electrode 4 and the common electrode (GND) 5 are formed by embedding the electrode in a groove formed by machining or etching such as a dicing cutter. This groove-type electrode structure has an advantage that the driving voltage can be lowered because the electric field distribution of the PLZT substrate 1 becomes better than that of the surface electrode structure.

[発明が解決しようとする課題] 上記溝形成には、ダイシングカッタ等の機械加工か、化
学エッチングによることになるが、その溝が深い程光バ
ルブとしての効率が良いことから、化学エッチングより
深く、狭い(例えば深さ100μm、幅10μm)の溝を得
ることができる機械加工が有効である。
[Problems to be Solved by the Invention] The groove is formed by machining such as a dicing cutter or by chemical etching. The deeper the groove, the better the efficiency as a light valve. However, it is effective to carry out a machining process capable of obtaining a narrow groove (for example, depth 100 μm, width 10 μm).

しかし、上記ダイシング等の機械加工は、直線加工に向
いているが、微細な加工(例えば短い溝の形成)や曲線
加工には不向きである。そのため、第5図に示されてい
るように、例えばPLZT基板1に微小な光バルブ6を形成
する場合、溝7が光バルブ6の領域以外にも延びること
になる。すると、この溝7に形成した駆動電極4および
共通電極5を外部に引き出す場合、薄膜技術等による配
線パターン8が溝7に渡って形成されることになるが、
同図の二点鎖線の丸印に示す部分(溝7の縁部分)でそ
の配線パターン8が切断してしまうことになる。すなわ
ち、薄膜技術等は、複雑な配線パターンを可能とする
が、表面に凹凸があると、パターン切れを発生すること
があるからである。
However, the mechanical processing such as dicing is suitable for linear processing, but is not suitable for fine processing (for example, forming a short groove) or curved processing. Therefore, as shown in FIG. 5, when the minute light valve 6 is formed on the PLZT substrate 1, for example, the groove 7 extends beyond the region of the light valve 6. Then, when the drive electrode 4 and the common electrode 5 formed in the groove 7 are drawn out to the outside, the wiring pattern 8 by the thin film technique or the like is formed across the groove 7.
The wiring pattern 8 will be cut at the portion indicated by the two-dot chain line circle in the figure (the edge portion of the groove 7). That is, thin film technology and the like enable complicated wiring patterns, but if the surface has irregularities, pattern breakage may occur.

この発明は上記課題に鑑みなされたものであり、その目
的は、配線パターンの切断をなくし、微細な光バルブア
レーやパネルディスプレイを得ることができるようにし
た溝型電極によるPLZT表示装置の製造方法を提供するこ
とにある。
The present invention has been made in view of the above problems, and an object thereof is a method for manufacturing a PLZT display device using a groove-type electrode, which makes it possible to obtain a fine light valve array or a panel display without cutting a wiring pattern. To provide.

[課題を解決するための手段] 上記目的を達成するため、この発明は、PLZT基板に光バ
ルブ領域を残し、所定間隔にて化学エッチングにより底
部がほぼ平坦な配線パターン用の第1の溝を形成すると
ともに、上記配線パターン用の第1の溝に対してダイシ
ングカッタなどの機械加工により直角方向に所定の間隔
で電極用の第2の溝を同第1の溝と同じ深さをもって形
成し、上記電極用の第2の溝内にスパッタ法により交互
に溝型駆動電極と溝型共通電極とを形成し、かつ、上記
配線パターン用の第1の溝内にホトリソ法により上記溝
型駆動電極および上記溝型共通電極の外部引き出し配線
を形成することを特徴としている。
[Means for Solving the Problems] In order to achieve the above object, the present invention leaves a light valve region on a PLZT substrate and forms a first groove for a wiring pattern having a substantially flat bottom by chemical etching at predetermined intervals. At the same time as forming the first groove for the wiring pattern, the second groove for the electrode is formed with the same depth as the first groove at a predetermined interval in the right angle direction by machining such as a dicing cutter. A groove type drive electrode and a groove type common electrode are alternately formed in the second groove for the electrode by a sputtering method, and the groove type drive electrode is formed in the first groove for the wiring pattern by a photolithography method. It is characterized in that an electrode and an external lead wiring of the groove type common electrode are formed.

[作用] 上記構成としたので、PLZT基板上には、化学エッチング
により光バルブ領域を残し、所定間隔で幅の広い配線パ
ターン用の溝が形成され、この配線パターン用の溝は底
がフラットにされる。また、電極用の溝がダイシングカ
ッタ等の機械加工により配線パターン用の溝に対して直
角方向に上記光バルブの全領域に渡って形成されるた
め、上記光バルブ領域には微細な光バルブが形成され
る。
[Operation] With the above-described configuration, the light valve region is left by chemical etching on the PLZT substrate to form wide wiring pattern grooves at predetermined intervals, and the wiring pattern groove has a flat bottom. To be done. Further, since the groove for the electrode is formed over the entire area of the light valve in a direction perpendicular to the groove for the wiring pattern by machining such as a dicing cutter, a fine light valve is formed in the light valve area. It is formed.

そして、上記電極用の溝には駆動電極および共通電極が
スパッタ法により形成され、かつ、上記配線パターン用
の溝にはその駆動電極および共通電極を外部に引き出す
配線パターンが薄膜技術等により形成される。この配線
パターンの形成に際し、上記配線パターン用の溝と電極
用の溝との深さが略同じに形成され、配線パターン用の
溝の底がフラットにされているため、その配線パターン
に切断が発生することもない。
A drive electrode and a common electrode are formed in the groove for the electrode by a sputtering method, and a wiring pattern for drawing out the drive electrode and the common electrode to the outside is formed in the groove for the wiring pattern by a thin film technique or the like. It When forming this wiring pattern, since the groove for the wiring pattern and the groove for the electrode are formed to have substantially the same depth and the bottom of the groove for the wiring pattern is flat, the wiring pattern is cut. It does not occur.

[実 施 例] 以下、この発明の実施例を第1図および第2図に基づい
て説明する。なお、図中、第5図と同一部分および相当
部分には同一符号を付し重複説明を省略する。
[Examples] Examples of the present invention will be described below with reference to FIGS. 1 and 2. In the figure, the same parts and corresponding parts as in FIG.

第1図および第2図において、PLZT基板1には、光バル
ブ6となる領域Aを残し、所定幅の配線パターン用の溝
(第1の溝)9が化学エッチングにより複数列形成さ
れ、また電極用の溝(第2の溝)10が光バルブ6となる
領域にその溝9に対して直角方向に複数列形成される。
この場合、配線パターン用の溝9は、化学エッチングに
より幅の広く、かつ、その底がフラットに形成されるた
め、複数本の配線を通すことができる。また、電極用の
溝10は、光バルブ6の全領域に直線状に形成されるた
め、ダイシングカッタ等の機械加工により深く、かつ、
狭く(例えば深さ100μm、幅10μm)形成することが
できる。なお、それら配線パターン用の溝9および電極
用の溝10は略同じ深さに形成されている。
In FIG. 1 and FIG. 2, a plurality of rows of wiring pattern grooves (first grooves) 9 having a predetermined width are formed on the PLZT substrate 1 by leaving a region A to be the light valve 6 by chemical etching. A plurality of electrode grooves (second grooves) 10 are formed in a region perpendicular to the grooves 9 in a region to be the light valve 6.
In this case, since the wiring pattern groove 9 is formed to have a wide width and a flat bottom by chemical etching, a plurality of wirings can be passed therethrough. In addition, since the electrode groove 10 is formed linearly in the entire region of the light valve 6, it is deep and machined by a dicing cutter, and
It can be formed narrow (for example, depth 100 μm, width 10 μm). The wiring pattern groove 9 and the electrode groove 10 are formed to have substantially the same depth.

そして、同図A,B領域において、電極用の溝10にはスパ
ッタ法により金属膜が成膜され、溝型の駆動電極4およ
び共通電極(GND)5が交互に形成され、かつ、上記配
線パターン用の溝10にはそれら溝型の駆動電極4および
共通電極5を外部に引き出す配線パターン8が薄膜技術
(ホトリソ工法)により形成される。このとき、溝9と
溝10との深さが略同じであるため、上記配線パターン8
の部分に段差(凹凸)がなく、その配線パターン8に切
断が生じるということもない。なお、第2図に示されて
いるように、配線パターン8の形成に際し、PLZT基板1
には薄膜技術により引き出し用電極11を形成することが
できる。
In the regions A and B in the figure, a metal film is formed in the electrode groove 10 by a sputtering method, the groove-shaped drive electrode 4 and the common electrode (GND) 5 are alternately formed, and the wiring is formed. In the pattern groove 10, a wiring pattern 8 for drawing the groove-shaped drive electrode 4 and the common electrode 5 to the outside is formed by a thin film technique (photolithography method). At this time, since the depths of the groove 9 and the groove 10 are substantially the same, the wiring pattern 8
There is no step (concavo-convex) in the portion and the wiring pattern 8 is not cut. As shown in FIG. 2, when forming the wiring pattern 8, the PLZT substrate 1
The extraction electrode 11 can be formed on the substrate by thin film technology.

また、上記配線パターン用の溝9においては、上記複雑
な配線パターンを可能とする薄膜技術等により、電極引
き出しのための配線パターンだけでなく、例えば複数の
電極(隣接する駆動電極4同士および共通電極5同士)
を接続し、櫛形の駆動電極および共通電極を形成するた
めの配線パターンを形成することができる。
Further, in the wiring pattern groove 9, not only the wiring pattern for leading out electrodes but also a plurality of electrodes (adjacent drive electrodes 4 and common Electrodes 5)
, And a wiring pattern for forming a comb-shaped drive electrode and a common electrode can be formed.

このように、配線パターン用の溝9を形成し、この溝9
に対して直角方向に電極用の溝10を形成するとともに、
それら溝9,10の深さを略同じとしたので、ダイシングカ
ッタ等の機械加工を用いて、短く、かつ、深くて狭い溝
を形成し、この溝により溝型電極を得ることができ、ま
た薄膜技術による配線パターン形成に際し、その配線パ
ターン8に切断が発生することもない。そのため、微小
な光バルブ6を得ることができ、かつ、複雑な配線パタ
ーン8が可能になり、上記PLZT基板1によるPLZT表示装
置を微細な光バルブアレーや平面ディスプレイとして利
用することが可能になる。
Thus, the groove 9 for the wiring pattern is formed, and the groove 9
While forming the groove 10 for the electrode in a direction perpendicular to,
Since the depths of the grooves 9 and 10 are substantially the same, a short, deep and narrow groove is formed by using mechanical processing such as a dicing cutter, and the groove type electrode can be obtained by this groove. When the wiring pattern is formed by the thin film technique, the wiring pattern 8 is not cut. Therefore, a minute light valve 6 can be obtained, and a complicated wiring pattern 8 can be obtained, and the PLZT display device using the PLZT substrate 1 can be used as a fine light valve array or a flat display. ..

[発明の効果] 以上説明したように、この発明の溝型電極によりPLZT表
示装置によれば、PLZT基板に光バルブ領域を残して配線
パターン用の溝を形成するとともに、この溝に対して直
角方向に同じ深さの電極用の溝を形成し、その電極用の
溝を金属膜を成膜するとともに、この成膜した部分(駆
動電極および共通電極)を外部に引き出す配線パターン
を上記配線パターン用の溝に形成するようにしたので、
微小な光バルブを形成することができ、かつ、切断のな
い複雑な配線パターンを形成することができるため、上
記溝型電極のPLZT表示装置を微細な光バルブアレーや平
面ディスプレイに利用することが可能になるという効果
がある。
[Effects of the Invention] As described above, according to the PLZT display device using the groove type electrode of the present invention, the groove for the wiring pattern is formed in the PLZT substrate while leaving the light valve region, and the groove is perpendicular to the groove. Forming a groove for an electrode of the same depth in the same direction, forming a metal film on the groove for the electrode, and extracting the formed part (driving electrode and common electrode) to the outside Since it was formed in the groove for the
Since it is possible to form a minute light valve and to form a complicated wiring pattern without cutting, it is possible to use the groove type electrode PLZT display device for a fine light valve array or a flat display. The effect is that it will be possible.

【図面の簡単な説明】[Brief description of drawings]

第1図および第2図はこの発明の一実施例を示す溝型電
極によるPLZT表示装置の概略的斜視図および正面図、第
3図乃至第5図は従来の表面電極および溝型電極による
PLZT表示装置を説明するための概略的断面図および正面
図である。 図中、1はPLZT基板、4は駆動電極(溝型)、5は共通
電極(GND;溝型)、6は光バルブ、8は配線パターン、
9は溝(配線パターン用の)、10は溝(電極用の)、11
は引き出し用電極である。
1 and 2 are schematic perspective views and front views of a PLZT display device using grooved electrodes showing an embodiment of the present invention, and FIGS. 3 to 5 show conventional surface electrodes and grooved electrodes.
FIG. 3 is a schematic cross-sectional view and a front view for explaining a PLZT display device. In the figure, 1 is a PLZT substrate, 4 is a drive electrode (groove type), 5 is a common electrode (GND; groove type), 6 is a light valve, 8 is a wiring pattern,
9 is a groove (for wiring pattern), 10 is a groove (for electrode), 11
Is an extraction electrode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】PLZT基板に光バルブ領域を残し、所定間隔
にて化学エッチングにより底部がほぼ平坦な配線パター
ン用の第1の溝を形成するとともに、上記配線パターン
用の第1の溝に対してダイシングカッタなどの機械加工
により直角方向に所定の間隔で電極用の第2の溝を同第
1の溝と同じ深さをもって形成し、上記電極用の第2の
溝内にスパッタ法により交互に溝型駆動電極と溝型共通
電極とを形成し、かつ、上記配線パターン用の第1の溝
内にホトリソ法により上記溝型駆動電極および上記溝型
共通電極の外部引き出し配線を形成することを特徴とす
るPLZT表示装置の製造方法。
1. A first groove for a wiring pattern having a substantially flat bottom is formed at a predetermined interval by chemical etching while leaving a light valve region on a PLZT substrate, and the first groove for the wiring pattern is formed. The second grooves for the electrodes are formed at a predetermined interval in the perpendicular direction at the same depth as the first grooves by machining such as a dicing cutter, and are alternately formed in the second grooves for the electrodes by the sputtering method. Forming a groove-type drive electrode and a groove-type common electrode, and forming an external lead wiring of the groove-type drive electrode and the groove-type common electrode in the first groove for the wiring pattern by a photolithography method. A method for manufacturing a PLZT display device, characterized by:
JP1273544A 1989-10-20 1989-10-20 PLZT display device manufacturing method Expired - Lifetime JPH0776809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1273544A JPH0776809B2 (en) 1989-10-20 1989-10-20 PLZT display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1273544A JPH0776809B2 (en) 1989-10-20 1989-10-20 PLZT display device manufacturing method

Publications (2)

Publication Number Publication Date
JPH03135520A JPH03135520A (en) 1991-06-10
JPH0776809B2 true JPH0776809B2 (en) 1995-08-16

Family

ID=17529306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1273544A Expired - Lifetime JPH0776809B2 (en) 1989-10-20 1989-10-20 PLZT display device manufacturing method

Country Status (1)

Country Link
JP (1) JPH0776809B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159723A (en) * 1984-01-30 1985-08-21 Sony Corp Optical controller
JPH061305B2 (en) * 1985-10-03 1994-01-05 富士写真フイルム株式会社 Optical shutter array and manufacturing method thereof
JPS62105118A (en) * 1985-10-31 1987-05-15 Yokogawa Electric Corp Gate array element and its manufacture

Also Published As

Publication number Publication date
JPH03135520A (en) 1991-06-10

Similar Documents

Publication Publication Date Title
US4814296A (en) Method of fabricating image sensor dies for use in assembling arrays
JP2523931B2 (en) Blanking aperture manufacturing method
US4181563A (en) Process for forming electrode pattern on electro-optical display device
US4887104A (en) Electrooptical light shutter device and printer apparatus using same
JPS6124718B2 (en)
JPH0776809B2 (en) PLZT display device manufacturing method
JPH01155316A (en) Optical shutter array
US6130504A (en) Plasma addressing display device and method for producing the same
JP2660758B2 (en) Manufacturing method of PLZT display device
JPS6138927A (en) How to manufacture optical shutters
KR20020091297A (en) An electrode structure for a touch panel having uniform potential distributions
JPS62150322A (en) liquid crystal element
JPH0693062B2 (en) Electrode structure of PLZT display device
JPS63159823A (en) Optical shutter array
JPH0778580B2 (en) Method for manufacturing electrode in PLZT display device
KR970030066A (en) Field emission device and manufacturing method thereof
JPS62267719A (en) Optical shutter array
JP2590918B2 (en) Manufacturing method of amorphous semiconductor device
JPS60205879A (en) Production of negative pressure slider of magnetic head
CN1333523A (en) Glass channel board of plane screen and method for making same
JP2562039B2 (en) Asymmetric ZnO varistor and method of manufacturing the same
KR940009499B1 (en) Thin film electric field display device and manufacturing method
JPS6069686A (en) Manufacture of dot matrix liquid crystal display unit
JP2555616B2 (en) Optical shutter array
JPH0731315B2 (en) Optical shutter array element