「OSの開発」と聞くと、大企業や大規模組織にしか作れない複雑なものをイメージしがちです。「OS in 1,000 Lines」はOS専門家の怒田晟也氏が記した無料の教材で、OSの基本的な仕組みを学びつつ1000行未満のシンプルなコードでOSを作成することができます。 1,000行で作るオペレーティングシステム https://seiya.me/blog/operating-system-in-1000-lines はじめに | OS in 1,000 Lines https://operating-system-in-1000-lines.vercel.app/ja/ 「OS in 1,000 Lines」は最初から最後まで日本語で記述されており、解説を読みながらコードを書くことで「コンテキストスイッチ」「ページング」「ユーザーモード」「コマンドラインシェル」「ディスクデバイスドライバ」「
こんにちは。「100円ショップのガジェット」を中心に電子機器を色々と分解をしているThousanDIYです。 このコラムでは、ガジェットを分解する中での発見や感想をつらつらと書いていきます。 ※タイトルに誤解を生みそうな表現があったので修正しました。(2/2 14:00) Bluetooth接続で左右が独立した「TWS(True Wireless Stereo)イヤホン」、AppleやSonyという大手メーカーから数万円で販売されている高級品というイメージがあったのですが、2021年の春ころから日本国内ではTWSイヤホンの低価格化が一気に進みました。最近ではドラッグストアやコンビニエンスストア、ショッピングセンターにある雑貨店やディスカウントショップでも数千円の製品を普通に見かけるようになりました。 第3回は、そんな「低価格TWSイヤホン」の代表格である、ダイソーの1,100円「完全ワイヤ
(雑に書いている戯言であることを最初に断っておきます。あくまで個人の感想です。) 実は私は今までRISC-Vには懐疑的だったのですが、最近の状況を知って考えを改めました。 RISC-Vとは RISC-V（リスク ファイブ）とはオープンソースライセンスで提供されている命令セットアーキテクチャ (ISA)です。 研究にも使うことができるし、実際に多くの半導体メーカーがこの仕様に基づいたCPUを開発、出荷しています。 多くのオープンソースのOSやツールチェインもすでにRISC-Vに対応しています。 私が懐疑的だった理由 RISC-Vはオープンソースであるゆえ、自由に拡張することができます。そのため様々な派製品が登場しています。シンプルな組み込み用のマイクロコントローラからパソコン用、サーバ用、HPC用など広い分野に渡ります。 かつてRISCの考え方にもとづいて開発されたMIPSというCPUがあり
はじめに RISC-V CPU を FPGA 上に実装して、マイクロカーネル OS を Rust で書いて動かしてみました。 CPU について RISC-VとChiselで学ぶ はじめてのCPU自作 に沿って RISC-V の CPU を作り、機能をエンハンスしました。 乗除算命令、RVC命令、ビット拡張命令の一部を追加 7段パイプライン化 DRAM コントローラ 4KB命令キャッシュ、8KBデータキャッシュ 2ビット分岐予測 周辺コントローラ実装(SDC、UART、タイマー、割込コントローラ) Arty A7-35T という FPGA ボード上で動作させています。 スーパーバイザーモードは実装していないので、仮想メモリは使えません。みんなで仲良くメモリを共有します。 CPU の実装はこちらに置いてあります。書籍のサポートリポジトリの fpga 実装版を fork して機能追加しています。
2020年以降に爆発的に増えているRISC-Vコアの数。ただし、2025年までに600億個というSemico Researchが出した本資料の数字はさすがに無茶な推定だとは思う 米中貿易摩擦の結果、中国の半導体企業がRISC-Vに傾注 2016年後半あたりから、RISC-V FoundationのFoundation Memberは相次いでRISC-Vのコアの開発やRISC-V向けのソフトウェアなどの開発を手がけているが、先にRISC-Vに傾倒し始めたのは中国であった。 中国と米国は2015年頃から不協和音が出ていた。ただオバマ政権時はあまり強硬な手段を取らなかったこともあり、それほど大きな問題にはならなかった。しかし、2017年にトランプ政権に変わり、デカップリング政策を取ったことで急速に関係が悪化する。 BIS（米商務省産業安全保障局）は、特定技術を利用した製品の輸出や移転をする際に認
はじめに 環境の用意 ブートプログラムを作る 動かしてみる コンパイル QEMU上で起動 GDBで制御 最後に おまけ 執筆者 : 高橋 浩和 ※ 「RISC-V OSを作ろう」連載記事一覧はこちら ※ 「RISC-V OS」のコードはgithubにて公開しています。 はじめに RISC-VはMIPSアーキテクチャの流れを汲む正統派？のRISC CPUです。命令セットはシンプルですが、既存のメジャーなCPUのアーキテクチャと大きな違いがあるわけではありません。 Linux上で利用できるRISC-Vツール群も揃ってきたので、それらを使ってRISC-V用の小さなOSを実装してみようと思います。 最初は欲張らずに単純な実装を目指すことにします。 シングルコアのみサポート 64bitモードを使用 マルチタスキングを実現 タイムシェアリングスケジューリングを実装 割り込みネストは無し 保護機能は使わ
Combinatorial Interview Problems with Backtracking Solutions - From Imperative Procedural Programming to Declarative Functional Programming - Part 2
最近x86とArmに続く第3の勢力として、RISC-V(リスクファイブ)の名前を聞くことが多くなった。RISC-Vの場合、x86とArmと異なるのはさまざまなベンダーがさまざまなコアを用意していることで、まだ現状はIPを販売しているレベルの企業の方が多いが、チップの提供を開始しているメーカーも出始めている。 イメージとしては、1980年代末～90年代のx86市場を考えれば良い。インテルとAMD以外にCyrix/IDT/TI/IBM/NexGenなど多数のメーカーが、独自の実装に基づくx86プロセッサーを市場投入していた時代に近い。 もちろんいろいろ異なる点もあるのだが、2010年代前半はプロセッサーといえばx86とArm、それにPowerPC/POWERといった程度がせいぜいだったのに、なぜ2010年代後半から急速にRISC-Vが盛り上がったのか、という一連の流れを数回に分けて説明しよう。
PC向けCPUの主流な命令セットアーキテクチャであるx86は、Intel 8086プロセッサに起源を持ち、46年の長きにわたって使われてきました。そんなx86は近い未来に滅んでしまうだろうと、技術系ブログのHackadayが主張しています。 Why X86 Needs To Die | Hackaday https://hackaday.com/2024/03/21/why-x86-needs-to-die/ x86を採用する現代のCPUは、複雑な命令セットコンピューターであるCISC、1クロックサイクルあたり複数の命令を実行可能な「スーパースカラー」、命令を高速化するため順序を変更して実行する「アウト・オブ・オーダー実行」、分岐先の命令を条件が満たされるか不明な状態で実行する「投機的実行」を特徴とする、フォン・ノイマン型アーキテクチャの一部分です。x86はもともとは16bitプロセッサで
秋月電子さんに新商品のマイコンが入荷したようです。1個40円の32ビットRISC-Vマイコン CH32V003J4M6 \[販売コード:118062\]です。あまりの安さとSOP8の可愛さで気になってしまいます。開発環境は公式のものもあるのですが、Arduino IDEもサポートしているようです。今回はお手軽なArduino IDEでセットアップをしてみます。 他にも1個50円のCH32V003F4P6 \[販売コード:118061\]もあり、こちらはピン数も多く高機能のようですが、まずはSOP8で扱いやすそうなCH32V003J4M6で試してみます。マイコンに書き込むためのツールのWCH-LinkEエミュレータ \[販売コード:118065\]も販売されていましたのでこちらも購入しました。 マイコンで簡単な回路を作ってみるCH32V003J4M6はSOP8なのでピン間隔も1.27mmと広
低レイヤを知りたい人のためのCコンパイラ作成入門 まさに低レイヤのことが分かっておらず、以前から気になっていたこの本。取り掛かってみたところ思いのほかスイスイ進められて、勢いに乗ってセルフホスト（自分が書いたコンパイラで自分自身をコンパイルするところ）までいけたので記念に書いておく。正確には C コンパイラのサブセットです。 GitHub - motemen/mocc 全体的な進め方は、 上記の本の通りに進めていく。 それ以降は自作の 8queen が普通に書けるように機能を強化。 それ以降はセルフホストを目標に進める。 プリプロセッサやリンカは作らず、C からアセンブリまで。 という感じ。自分は手を動かさないと進んでる気がしないので、まずは書いてみつつわからない所があれば調べる、というスタンスでいく。 あと、せっかくなので RISC-V の勉強もしたかったのでこれ向けに書く。なので実行は
今回は、高専5年次から趣味で学習していたRISC-Vを実装した、簡単なCPU作成をしていこうと思います。 完全に知識ゼロの状態から学び始めたので、間違った解釈をしている部分があるかもしれませんが、その時は優しく指摘していただけると嬉しいです 🙏 また、本ブログはディジタル回路設計とコンピュータアーキテクチャ[RISC-V版]を基に書かれています。初心者でも理解しやすいように丁寧に解説されているので、興味があれば是非買ってみてください！ RISC-Vってなんぞ RISC-V公式サイトには以下のように書かれています。 RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration. （RISC-
Apple iPhone 4に搭載された「A4」やiPhone 4Sの「A5」、AMDの「K7(Athlon)」や「K8(Opteron)」、「Zenアーキテクチャ」などを手掛けるなど、天才エンジニアとも呼ばれるジム・ケラー(Jim Keller)氏。現在、同氏がCEOを務めるTenstorrentはAI半導体分野で注目を集める存在となっている。 そんなJim Keller氏が6月20日に開催された「RISC-V Day Tokyo 2023 Summer」の招待講演のために来日。併せてメディアブリーフィングを実施し、同社の現在とこれからの方向性、AI半導体に対する考え方などの説明を行った。 TenstorrentのCEOを務めるJim Keller氏。おそらく現在、スマートフォンやPCを利用している人で、同氏が開発に関わった技術を使ってない人はほぼいないと言えるほどのエンジニアである T
「作って学ぶコンピュータアーキテクチャ」(いわゆるRISC-V + LLVM本)は書籍執筆時の状況と出版時のツールチェインの状況がかなり変わってしまっており、各所で迷惑をかけてしまっています。 確実にLLVMビルド + シミュレーションを行うために、ツールチェインを含んだDockerイメージをリリースします。 github.com 大きく分けて4つのイメージを用意しています。 ubuntu_2204 Ubuntu 22.04の環境を使用し、新しいRISC-Vツールを使用したDocker環境です 本書で説明している実行コマンド列と大きく異なっている場所があります LLVMリポジトリはコンテナ内にダウンロード済みです(コンテナ容量削減のためビルドは行っていません) 最終的なバイナリのみ必要な方向けです ubuntu_2204_onlyenv Ubuntu 22.04の環境を使用し、新しいRIS
RISC-Vを取り巻く環境が大きく変化した1週間：「x86、Armに並ぶ存在」とIntelも認める（1/2 ページ） 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 IntelのRISC-V International加盟 Intelは2022年2月7日（米国時間）、RISC-V Internationalにプレミア（Premier）会員として加盟することを発表した。同社のファウンドリー事業部門「IFS（In
HELLO WORLD〜 はじめに こんにちは、永和システムマネジメントの自作CPUおじさん、はたけやまたかし( @htkymtks )です。 今回はRubyを使った小さなRISC-Vシミュレータの作り方をご紹介します（以前もシミュレータの記事を書いたのですが、シミュレータに大幅に手を入れたので、それに対応したHDリマスター版です） リポジトリ （今回ご紹介するシミュレータのリポジトリはこちら） thata / rv32sim https://github.com/thata/rv32sim RISC-Vとは RISC-VはCPUの命令セットアーキテクチャ(ISA)のひとつで、使用料のかからないオープンソースライセンスで提供されていることや、命令セットの美しさから最近注目を集めています。 仕様 RISC-Vの仕様にはワード幅(32ビット、64ビット)や浮動小数点数サポートの有無など、いくつ
RustでRISC-Vエミュレータを書いてNOMMU Linuxをブラウザで動かした #2023-05-23 以前からRISC-Vエミュレータを書いてみようと思っていたのだが、書いては飽きてを繰り返して全然進められずにいた。そんな中、以下のRepositoryで、rv32ima,Zifencei,Zicsr、あとはCLINTを実装すればLinuxが動くと知り、飽きずに進められそうな気がしてきたので今度こそ、と実装してみることにした。 https://github.com/cnlohr/mini-rv32ima目次成果物 #Repositoryは以下。本記事では実装の概要の記載もあるが、簡略化していたり抜粋だったりするので適宜参照いただきたい。基本的にはcoreというcrateが実装の中枢となっている。appはcoreにcliの皮を被せただけだ。 また以下にPlaygroundも用意した。
インテル、オープンな命令セットを推進する「RISC-V 」に最高位メンバーとして加盟。RISC-VベースのFPGAチップも提供開始など、RISC-Vへのコミットを明確に プロセッサのオープンな命令セットを推進する団体「RISC-V International」は、同団体の最高位メンバーであるプレミアメンバーシップとして米インテルが加盟することを発表しました。 これに伴い、Intel FoundryのバイスプレジデントBob Brennan氏がRISC-VのBoard of Directors（取締役会）および技術的な方向性を決めるテクニカルステアリングコミッティの一員となります。 Intel has been a leader in microprocessor innovation for decades and today’s announcements signal that mas
Google、NVIDIA、Qualcomm、インテルらが、RISC-V用オープンソース開発を加速させる組織「RISC-V Software Ecosystem」（RISE）プロジェクトを立ち上げ RISC-V（リスクファイブ）プロセッサ対応のオープンソース開発を加速させる組織「RISC-V Software Ecosystem」（RISE）プロジェクトが、Linux Foundation Europeをホストとし、Google、NVIDIA、Qualcomm、インテルを始めとする13社がボードメンバーとなってスタートしました。 もともとRISC-Vはカリフォルニア大学バークレイ校のコンピュータサイエンス科が開始した、新しいプロセッサ命令セットを開発するためのプロジェクトです。創立メンバーにはRISCプロセッサの基礎を築いた計算機科学者のデイビッド・パターソン博士らがおり、当初は教育に使う
オープンソースで開発される命令セットアーキテクチャのRISC-Vは、半導体業界に大きな風穴を開ける新技術として期待されています。そのRISC-Vで設計されたCPUを搭載したポータブルコンピューターの「DevTerm R-01」が登場しました。 DevTerm Kit R-01 | ClockworkPi https://www.clockworkpi.com/product-page/devterm-kit-r01 The first RISC-V portable computer is now available https://lunduke.substack.com/p/the-first-risc-v-portable-computer 世界中のPCに使われているCPUのほとんどはIntelのx86という命令セットアーキテクチャ(ISA)、スマートフォンなどに使われているCPUや
英国のEU離脱や、ソフトバンクによるArmの買収などを経験したEUは、「EU独自のプロセッサがなくなる」という危機感を高めている。そのEUが救いを求めているのが「RISC-V」だ。 欧州連合（EU）は、RISC-Vアーキテクチャを使用して半導体チップの独立性を実現するためのイニシアチブに巨額の投資を行っている。こうした取り組みは、RISC-V技術開発のパイオニアであるバルセロナスーパーコンピューティングセンター（BSC：Barcelona Supercomputing Center）が主導している。 EU首脳は最近、RISC-Vベースのチップ開発を推進するためのイニシアチブをいくつか開設した。これは、加盟国が半導体の開発／製造を外国企業に依存していることを懸念する声に対応するためのものだ。近年では世界的な半導体不足によって、サプライチェーンに混乱が生じ、半導体主権の重要性が浮き彫りになって
SiFive Japanは2022年12月26日、SiFive米国本社で共同設立者・主任設計技術者を務めるクルスト・アサノヴィッチ（Krste Asanovic）氏の来日に合わせて東京都内で会見を開いた。オープンソースISA（命令セットアーキテクチャ）「RISC-V」の標準化団体であるRISC-V Internationalの議長を務めることで知られるアサノヴィッチ氏は「業界は常に高品質のオープンスタンダードを求めており、プロセッサのISAもRISC-Vへの移行が進めば元に戻ることはないだろう」と強調した。 アサノヴィッチ氏はまず、RISC-Vに基づく半導体IPプロダクトを展開するSiFiveの経営者の立場から、直近の採用事例を2つ紹介した。1つは、NASA（米国航空宇宙局）向けにマイクロチップ（Microchip Technology）が開発中のRISC-Vベース高性能プロセッサである。
「作って学ぶコンピュータアーキテクチャ」では、執筆時点ですでに500ページを超えてしまい、泣く泣く2章分を削除しています。 1つ目の付録である「付録1. 関数呼び出しのバリエーションと高度な機能」についてはすでに公開済みですが、もう一つの「付録2. 浮動小数点命令」についても公開しました。 こちらは、LLVMに浮動小数点命令を追加し、いくつかのアプリケーションを動かそうというものです。 github.com この章は、本当は基本的な演算や機能の実装後に挿入したかった章で、以下の範囲をカバーしています。 この章は割と頑張ったもので、浮動小数点の説明から、実装、さらにアプリケーションを2つ実装しています。 後半のレイトレーシングはかなり頑張った部分で、最後に画像が正しく出力されたときは若干感動しました。 こちらも、担当編集の方の校正が入っていないので怪しい文章やもしかしたら誤った情報が入ってい
RISC-VプロセッサによるGitHub Actionsランナーを無料提供、オープンソースプロジェクトに。RISC-V普及促進団体「RISE」が発表 オープンかつ無料で使えるプロセッサの命令セットである「RISC-V」（リスクファイブ）のソフトウェアエコシステム発展を推進する団体「RISE」（RISC-V Software Ecosystem）が、オープンソースプロジェクト向けにRISC-VプロセッサによるGitHub Actionsランナーを無料提供すると発表しました。 RISC-VとRISEの関係 RISC-Vはカリフォルニア大学バークレイ校のコンピュータサイエンス科で、新しいプロセッサ命令セットを開発するためのプロジェクトとして始まりました。 現在ではRISC-V Internationalの下でオープンかつ無料で使えるプロセッサの命令セットとしてライセンスされています。 RISC-
Googleが命令セットアーキテクチャ「RISC-V」に最適化したAndroidの開発を行っていることが分かりました。2022年12月開催のサミット「RISC-V Summit」に登壇したGoogleはRISC-Vを「ティア1(最優先)のプラットフォーム」と見なすことを望んでいますが、実現には数年かかるという見方を示しています。 Google announces official Android support for RISC-V | Ars Technica https://arstechnica.com/gadgets/2023/01/google-announces-official-android-support-for-risc-v/ Keynote: The Android Open Source Project and RISC-V - Lars Bergstrom, Go
Ruby で作る RISC-V CPU エミュレーター / RISC-V CPU emulator made with Ruby
オープンソースで開発されている命令セットアーキテクチャ「RISC-V」採用プロセッサを搭載したノートPC「ROMA」が発表されました。ROMAではLinuxが動作し、1499ドル(約21万6000円)から購入可能です。 DeepComputing and Xcalibyte announce the ROMA laptop will be powered by TH1520 - the first SoC from Wujian 600’s platform by Alibaba T-Head | Xcalibyte - RISC-V International https://riscv.org/blog/2022/10/deepcomputing-and-xcalibyte-announce-the-roma-laptop-will-be-powered-by-th1520-the-f
RISC-Vの命令セットがISO/IEC JTC1による国際標準化に着手へ。第一歩として公開仕様提出者の承認を受ける RISC-V（リスクファイブ）は、クリエイティブコモンズとして公開され、誰でも無料で利用可能なプロセッサの命令セットです。近年ではx86やArmに次ぐ命令セットとして注目度が高まっています。 RISC-Vを主導する団体RISC-V Internationalは、このRISC-Vの命令セットがISO/IEC JTC1による国際標準化の第一歩としてPAS（Publicly Available Specification）提出者の承認を受けたことを明らかにしました。 During #RISCVSummit, we announced a major milestone: RISC-V International is now approved as a recognized Pu
ars technicaより。 12人の従業員と夢から始まった会社は、今や10億ドル規模の会社になりました。 BY ジェレミー・ライマー 1989年5月に発売されたAcorn Archimedes 3000 ここまでの話: 1980年代の終わり、Acorn Computersは岐路に立たされていました。ソフィ・ウィルソンとスティーブ・ファーバーが率いる小さなチームが、強力な新しいコンピュータ・チップ「Acorn RISC Machine(ARM)」を発明しました。Acornは、このARMチップを使った新しいコンピュータ「アルキメデス」を発売しました。しかし、世界はこの会社のドアへの道を叩いていませんでした。 当初から、この驚くべきテクノロジーに関心を持つ人はなかなかいませんでした。最初のARMチップが出荷されてから数か月後、Acorn Computersのスティーブ・ファーバーは、技術系の
スタンドアロンのWebAssemblyランタイム「Wasmer」がRISC-Vに対応。Wasmer 3.2正式リリース 米Wasmer社はオープンソースのWebAssemblyランタイム「Wasmer 3.2」の正式リリースを発表しました。 Wasmer 3.2ではRISC-V対応、WASI対応の改善、WCGIの正式サポートなどが行われました。 Wasmer 3.2 released! Highlights: → Support for RISC-V → Improved WASI → Official WCGI Support → New Runners Architecture → Refactored Type API Check it out! https://t.co/qlwVZZRL4T — Wasmer (@wasmerio) April 19, 2023 WasmerはWi
欧州の半導体業界は、RISC-Vへの注力をますます強めている。ただし、欧州での半導体投資が米国ほどダイナックではないことに懸念を示す業界関係者も存在する。さらに、ドイツなど国によっては技術を製品化する際にも幾つかの制約があるという。 欧州の技術分野は現在、オープンソースの命令セットアーキテクチャであるRISC-Vの利用拡大に伴い、注目すべき進化を遂げている。 ドイツ ミュンヘンで2024年6月24～28日に開催された「RISC-V Summit Europe」では、主要な専門家や業界の代表者たちが、「欧州は、資金提供メカニズムや研究機関、業界パートナーシップなどが複雑に絡み合った状況の中で、RISC-Vエコシステムにおける重要なプレイヤーとしてどのように自らを位置付けていくのか」という点について議論を行った。このような進展は、技術の進歩を意味し、半導体技術における自律性を強化していくための
中国の研究チームが、オープンソースの命令セットアーキテクチャ(ISA)・RISC-Vを用いてArmの「Cortex-A76」に迫る性能を持ったCPU「XiangShan」を開発しました。研究チームは新型コロナウイルスの感染拡大に伴って封鎖された深圳で開発に取り組み、超高速なCPU開発を成功させています。 GitHub - OpenXiangShan/XiangShan: Open-source high-performance RISC-V processor https://github.com/OpenXiangShan/XiangShan 首届 RISC-V 中国峰会 2021 年 6 月 21 日起在上海举行，有什么值得关注的地方？ - 知乎 https://www.zhihu.com/question/466393646/answer/1955410750 XiangShan o
はじめに 例によって当事者でもない人間が感想を書く素人考察ポエムです。 先日 こんな 記事を書き、その中で 「 このあたりで１命令で出来ること自体を複雑にするかシンプルにするかでCISC/RISC論争とかがあった気もしますが、今となってはあまり本質ではないのでおいておきます」と、バッサリと話をスキップしたので少しだけ回収しておきたいと思います。 なぜ本質ではないと言ったかというと、先日の記事の趣旨は「演算器の並列稼働率」にフォーカスしたものであり、CISC/RISC という「命令デコーダの効率」に関わる問題はそこで取り上げるべきではないと考えたからです。 事実、RISC の成功例だったはずの ARM は Thumb2 命令以降も複雑化を続けて十分 CISC っぽさを持っていますし、CISC の代表格の x86 もいつの間にやらRISC風の 内部 μ-OPs に変換して実行するようになってい
AIチップ/RISC-Vプロセッサの新興企業、日本に本格進出：CEOはJim Keller氏（1/2 ページ） 著名なハードウェアエンジニアであるJim Keller氏が率いるスタートアップTenstorrentが、本格的に日本に進出した。まずは自動車分野をターゲットに、AIアクセラレーターや、RISC-VプロセッサのIPを提供する。
モジュール式ノートPCを開発するFrameworkが、ハードウェアメーカーのDeepComputingと協力して「RISC-Vプロセッサを搭載したノートPC向けの交換用マザーボード」を開発したことを発表しました。 Framework | Introducing a new RISC-V Mainboard from DeepComputing https://frame.work/blog/introducing-a-new-risc-v-mainboard-from-deepcomputing A RISC-V World First Independently Developed RISC-V Mainboard for a Framework Laptop from DeepComputing - DeepComputing https://deepcomputing.io/a-ri
中堅アナログ半導体メーカーのサンケン電気が、世界最先端と推察される32ビットマイコンの開発を進めている。開発中のマイコンには、現在市販されているマイコンには見られない、複数の特徴がある。すなわち（1）22nm世代というマイコンとしては非常に微細なプロセスで製造、（2）不揮発性メモリーとして、ReRAM（Resistive Random Access Memory：抵抗変化型メモリー）内蔵、（3）サンケン電気が独自設計したRISC-VベースのCPU（Central Processing Unit）コア、（4）DSP（Digital Signal Processor）コアとイベント処理コアも独自設計し、RISC-Vコアと組み合わせて、いわゆるヘテロジニアスコンピューティングを実現、である。 PC向けのマイクロプロセッサー（MPU）の後を追う形でマイコンの製造プロセスも微細化してきたが、40nm
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く