「P-N junction」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a semiconductor device which has a desired stable breakdown voltage by preventing generation of partial breakdown on a side surface of a semiconductor device from which side surface a p-n junction is exposed.例文帳に追加

ｐｎ接合が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device having a stable desired breakdown voltage by preventing occurrence of local breakdown on a side of the semiconductor device where a p-n junction interface is exposed.例文帳に追加

ｐｎ接合界面が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供する。 - 特許庁

A p-type oxide semiconductor layer 16A is laminated and pn-junction is formed on the n-type oxide semiconductor layer 15 at the source and drain electrodes 17A and 17B side.例文帳に追加

ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。 - 特許庁

To provide a high breakdown-strength semiconductor element where fine working and high-integration are allowed, while higher breakdown-strength is made possible with no thicker protective film for the flat part of a P-N junction part.例文帳に追加

ＰＮ接合部の平坦部分の保護膜を厚くすることなく、高耐圧化することができ、且つ微細加工や高集積化が可能な高耐圧半導体素子を提供する。 - 特許庁

Even when the gate electrode 24 is applied with a relatively high voltage, the forward current flowing a p-n junction comprising a body region and a source region is limited by the resistant part 25.例文帳に追加

ゲート電極２４に比較的高電圧が印加されても、ボディ領域とソース領域とで構成されるｐｎ接合に流れる順方向電流は抵抗部５２によって制限される。 - 特許庁

It prevents local yield from being generated on a chip side surface where a p-n junction interface is exposed, thus realizing semiconductor diodes 10a and 10b having the stable desired breakdown voltage.例文帳に追加

ｐｎ接合界面が露呈するチップ側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体ダイオード１０ａ，１０ｂを実現する。 - 特許庁

A MOSFET 10 is provided with a super junction structure 12 between a semiconductor substrate 11 which contains n^+-type impurities and a base layer 15 which contains p-type impurities.例文帳に追加

ＭＯＳＦＥＴ１０は、ｎ^＋型の不純物が含有された半導体基板１１と、ｐ型の不純物が含有されたベース層１５との間にスーパージャンクション構造１２が設けられている。 - 特許庁

The semiconductor device 1 is a vertical power MOSFET having a super junction structure in which a first n-type semiconductor region 9 and a second p-type one 11 are arranged alternately.例文帳に追加

半導体装置１は、ｎ型の第１半導体領域９とｐ型の第２半導体領域１１とが交互に並ぶスーパージャンクション構造を有する縦型のパワーＭＯＳＦＥＴである。 - 特許庁

A part as wide as prescribed from the periphery of the trench groove GRV is cut off by dicing so that the p-n junction formed in the inside of the trench groove GRV is not damaged mechanically.例文帳に追加

また、トレンチ溝ＧＲＶから所定幅外周をダイシングによりカットするので、トレンチ溝ＧＲＶの内面に形成されたｐｎ接合部に機械的損傷を与えることがない。 - 特許庁

To provide the device structure of a p-n junction guard-type Schottky diode, in which the interval between the guard ring and a Schottky barrier can be controlled accurately, and to provide its manufacturing method.例文帳に追加

ガード・リングとショットキー・バリヤとの間隔を正確に制御することができるｐ‐ｎ接合ガード型ショットキー・ダイオードのデバイス構造およびそれを製造するための方法を提供する。 - 特許庁

The electrode stretches on the protective film 6, so that a P-N junction is not shorted in the forming process of an electrode which is arranged biasedly on the element surface such as the case of a blue LED.例文帳に追加

電極は、保護膜６上に延在するため、青色ＬＥＤのように素子面上偏った配置をとる電極でも作成過程でＰＮ接合間ショートが起きない。 - 特許庁

Even if a comparatively high voltage is applied to the gate electrode 24, a forward current flowing through a P-N junction composed of a body region and a source region is limited by the resistive part 52.例文帳に追加

ゲート電極２４に比較的高電圧が印加されても、ボディ領域とソース領域とで構成されるｐｎ接合に流れる順方向電流は抵抗部５２によって制限される。 - 特許庁

When a reverse bias is applied to the pin structure by electrostatic discharge, the maximum electric field at the pin junction J1 becomes smaller that the maximum electric field at a pn junction consisting of the p-type clad region 15 and the n-type buried layer 33.例文帳に追加

静電放電により、このｐｉｎ構造に逆バイアスが印加されるとき、ｐｉｎ接合Ｊ１における最大電界は、ｐ型クラッド領域１５及びｎ型埋め込み層３３からなるｐｎ接合における最大電界より小さくなる。 - 特許庁

A submount is provided with a first junction electrode 24 to be bonded with the p-side electrode 20, while being mutually electrically insulated and a second junction electrode 26 to be bonded with the n-side electrode 22 on a jointing surface 14a with the semiconductor laser elements.例文帳に追加

サブマウントは、半導体レーザ素子との接合面１４ａ上に、相互に電気的に絶縁された状態で、ｐ側電極２０と接合する第１接合電極２４、及びｎ側電極２２と接合する第２接合電極２６を備える。 - 特許庁

A pn junction formation of the n-type layer is diffused from the depth d1 to a depth d2 deeper than the depth d1, and forms a pn junction of a photodiode together with the p-type well in the depth d2.例文帳に追加

Ｎ型層のＰＮ接合形成部分は深さｄ１から当該深さｄ１よりも深いｄ２まで拡散されており、当該ＰＮ接合形成部分は深さｄ２においてＰ型ウェルとともにフォトダイオードのＰＮ接合を形成している。 - 特許庁

A plurality of field effect transistors 223 are formed on a P type shallow well region 212, and a shallow element isolation region 214 on the P type shallow well region 223 has the depth which is more shallow than that of the junction between an N type deep well region 227 and the P type shallow well region 212.例文帳に追加

複数の電界効果トランジスタ２２３がＰ型の浅いウェル領域２１２上に形成され、かつ、Ｐ型の浅いウェル領域２２３上の浅い素子分離領域２１４が、Ｎ型の深いウェル領域２２７とＰ型の浅いウェル領域２１２との接合の深さよりも浅い深さを有する。 - 特許庁

A p-type gate region 3 is provided on the surface of an n-type semiconductor layer 2, n-type drain region 4 and source region 5 are respectively provided on the surface of the n-type semiconductor layer holding the gate region 3 there between, and thus the junction field effect transistor is formed.例文帳に追加

ｎ形半導体層２の表面にｐ形のゲート領域３が設けられ、そのゲート領域３を挟んでｎ形半導体層２の表面にｎ形のドレイン領域４およびソース領域５がそれぞれ設けられることにより接合型電界効果トランジスタが形成されている。 - 特許庁

This mesa-type semiconductor device has a thermal oxide film 16, that protects a pn junction surface, an n-type silicon layer 13, a p-type Si film 12 that is laminated and formed on the n-type silicon layer, and a p-type SiGe film 11 that is laminated and formed on the p-type Si film.例文帳に追加

ｐｎ接合面を保護するための熱酸化膜16を有するメサ型の半導体素子であって、ｎ型シリコン層13と、このｎ型シリコン層上に積層形成されたｐ型Ｓｉ膜12と、このｐ型Ｓｉ膜の上に積層形成されたｐ型ＳｉＧｅ膜11とを具備し、ｐ型ＳｉＧｅ膜11はｐ型Ｓｉ膜12によってｎ型シリコン層13から隔てられている。 - 特許庁

In an area near a rear end face of a resonator, a p-AlGaAs second upper clad layer 109 of the stripe geometry having a nearly triangular cross-sectional shape, n-AlGaAs first current blocking layer 112, n-GaAs second current blocking layer 113, p-GaAs flattened layer 114, and p-GaAs cap layer 116 form a pnp junction.例文帳に追加

共振器後端面近傍の領域において、断面略３角形状のストライプ形状のｐ−ＡｌＧａＡｓ第二上クラッド層１０９、ｎ−ＡｌＧａＡｓ第一電流ブロック層１１２、ｎ−ＧａＡｓ第二電流ブロック層１１３およびｐ−ＧａＡｓ平坦化層１１４およびｐ−ＧａＡｓキャップ層１１６でｐｎｐ接合を形成している。 - 特許庁

A compressive stress applied portion 20 consisting of SiGe film is formed in a source/drain region of a p-MOS region 30a, after that, an impurity is implanted into the p-MOS region 30a and an n-MOS region 30b, and shallow junction regions 22a, 22b and deep junction regions 23a, 23b are formed.例文帳に追加

ｐ−ＭＯＳ領域３０ａのソース／ドレイン領域にＳｉＧｅ膜からなる圧縮応力印加部２０を形成し、その後にｐ−ＭＯＳ領域３０ａおよびｎ−ＭＯＳ領域３０ｂに不純物注入を行い、浅い接合領域２２ａ、２２ｂおよび深い接合領域２３ａ、２３ｂを形成する。 - 特許庁

This metal wiring 14 is provided at its end above the pn junction portion so as to coat the pn junction portion (an interface between the p^--type well layer 12c and the n^+-type semiconductor region 12d) exposed to the light incident surface of the semiconductor substrate 12 (p^--type well layer 12c), and exhibits a lattice shape.例文帳に追加

この金属配線１４は、その端部が半導体基板１２（Ｐ−型ウエル層１２ｃ）の光入射面に露出するｐｎ接合部分（Ｐ−型ウエル層１２ｃとＮ＋型半導体領域１２ｄとの界面）を覆うように当該ｐｎ接合部分の上方に設けられており、格子形状を呈している。 - 特許庁

By introducing P-type impurities into an N-type impurity concentration distribution for forming a super staircase PN junction, to balance out, a semiconductor layer in which the impurity concentration distribution in the PN junction part is made gentle compared with the impurity concentration distribution in which the super staircase PN junction is formed.例文帳に追加

超階段型ＰＮ接合を形成するためのＮ型不純物濃度分布に、Ｐ型不純物を導入して相殺させることにより、超階段型ＰＮ接合を形成する不純物濃度分布に比べて、ＰＮ接合部における不純物濃度分布をなだらかにした半導体層を設ける。 - 特許庁

The III-nitride LED is formed with n-type top structure 64, 66 and p-type bottom structure 54 by the degenerate junction part 72 and conductive electrodes 68, 70 formed on the III-nitride LED are both n-type.例文帳に追加

縮退接合部７２によって、III族窒化物発光ダイオードは、ｎ型頂部構造６４、６６およびｐ型底部構造５４を備えて形成され、III族窒化物発光ダイオードに形成される伝導性電極６８、７０は両方ともｎ型である。 - 特許庁

This causes a depletion layer at a PN junction between p^+-type deep layer 9 and an n^-type drift layer 2 to greatly extend toward the n^-type drift layer 2, which makes it difficult for a high voltage generated as a result of the effect of a drain voltage to enter a gate oxide film 6.例文帳に追加

これにより、ｐ^+型ディープ層９とｎ^-型ドリフト層２とのＰＮ接合部での空乏層がｎ^-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜６に入り込み難くなる。 - 特許庁

In the outer peripheral resistant part of the semiconductor device consisting of a super junction substrate 7, a zener diode 21 consisting of an N-type region 22 and a P-type region 23 in the direction from a cell part to the outer peripheral resistant part is provided on the surface of the super junction substrate 7.例文帳に追加

スーパージャンクション基板７で構成された半導体装置の外周耐圧部において、スーパージャンクション基板７の表面にセル部から外周耐圧部の方向にＮ型領域２２およびＰ型領域２３で構成されるツェナーダイオード２１を設ける。 - 特許庁

Consequently, the occurrence of leak caused by BPD can be suppressed at a PN junction formed between an n-type drift layer 2 and the lower layer portion 3a of a p-type base region 3, i.e. a PN junction requiring a high voltage holding function.例文帳に追加

これにより、ｎ型ドリフト層２とｐ型ベース領域３の下層部３ａとの間に形成されるＰＮ接合部、つまり高電圧を保持する機能が要求されるＰＮ接合部において、ＢＰＤ起因のリークが発生することを抑制することが可能となる。 - 特許庁

The disposed diode uses junction which is equivalent to the p-n junction between the source and bulk of the MOSFET and the bias voltage is applied to the back gate of the MOSFET by using a voltage generated across the anode and cathode of the diode when the diode is driven by a constant current having a certain current value.例文帳に追加

そのダイオードは該ＭＯＳＦＥＴのソースーバルク間のＰＮ接合と同等の接合を用い、配置したダイオードをある電流値で定電流駆動し、該ダイオードのアノードーカソード間に発生する電圧で該ＭＯＳＦＥＴのバックゲートにバイアスを与える。 - 特許庁

An N-type diamond semiconductor crystal layer 4, doped with sulfur which serves as donor atoms, is formed through a CVD method on a P-type diamond semiconductor crystal 2 which is formed of high-pressure synthetic diamond doped with boron or natural IIb diamond to form a P-N junction 6.例文帳に追加

ホウ素ドープした高圧合成ダイヤモンド又は天然のＩＩｂ型ダイヤモンドから形成されたｐ型ダイヤモンド半導体結晶２上に、例えばプラズマＣＶＤ法によってドナー原子となるイオウをドープしたｎ型ダイヤモンド半導体結晶層４を成長させてｐｎ接合６を形成したものである。 - 特許庁

P+ or N+ material at P-N junction of a photodiode is a distributed one, and two parts in the region are separated from each other by a distance in the range of Xd-2Xd, with the Xd being a single-sided joint void width, which shortens the distance that a carrier advances for raising electric field and band width.例文帳に追加

フォトダイオードのＰＮ接合でのＰ＋またはＮ＋材料は分散形のデザインであり、この領域の２つの部分はＸｄから２Ｘｄの範囲の距離離れており、ここでＸｄは片側接合空乏幅であり、電界を高め帯域幅を高めるためのキャリアが進む距離を短くする。 - 特許庁

A thermoelectric element 1 is equipped with P-type elements 3 formed of P-type thermoelectric semiconductor material, N-type elements 4 formed of N-type thermoelectric semiconductor material, and boards 2B and 2A provided with metal electrodes 5 which are capable of forming PN junction pairs by joining pairs of the dissimilar elements 3 and 4 together.例文帳に追加

Ｐ型熱電半導体材料からなるＰ型エレメント３と、Ｎ型熱電半導体材料からなるＮ型エレメント４と、これらＰ型及びＮ型の異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する基板２Ｂ、２Ａを備えた熱電素子１である。 - 特許庁

The P-N junction capacity of the diode 2A is secured which is about 10 times as large as that of an MIN capacitor with the same area with the MIN capacitor, so that the high-frequency amplifier is made compact.例文帳に追加

また、ダイオード２ＡのＰＮ接合容量は、ＭＩＭキャパシタと同一の面積であっても、ＭＩＭキャパシタと比べて約１０倍の容量を確保できるため、高周波増幅器の小型が可能となる。 - 特許庁

A depletion layer extended from the surface of the p-n junction to an inside of a drift region 33 is formed, in a state with the power off, and the lower drift region 33b is disposed outside the range to which the depletion layer is extended.例文帳に追加

オフ状態では、ｐｎ接合面からドリフト領域３３内に向けて伸びる空乏層が形成され、下部ドリフト領域３３ｂはその空乏層が伸びる範囲外に配置されている。 - 特許庁

To provide a reverse overcurrent preventive circuit which can prevent a breakdown by a reverse overcurrent even if a voltage reaching to the reverse breakdown voltage of a P-N junction is applied between an output terminal and an input terminal, in a constant voltage power supply circuit.例文帳に追加

定電源電源回路において、ＰＮ接合の逆方向耐圧までの電圧が出力端子と入力端子間に印加されても、逆過電流による破壊を防止できる。 - 特許庁

To provide an organic thin-film solar cell which further improves the energy conversion efficiency, by improving an exiton deactivation preventing layer to make a p-n junction type organic thin-film solar cell practical.例文帳に追加

ｐｎ接合型の有機薄膜太陽電池の実用化を図るべく、励起子失活防止層の改良により、エネルギー変換効率をより一層向上させた有機薄膜太陽電池を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device that can form the diffusion layer of N-type and P-type MOS transistors using a shallow junction so that resistance becomes low without increasing the number of processes.例文帳に追加

Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの拡散層を工程数を増加させることなく浅い接合で抵抗を低く形成することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a light emitting device, and a method for manufacturing the same, having a p-n junction as its light emitting section and capable of controlling the current flow between the electrode and the light emitting section.例文帳に追加

ｐ−ｎ接合部を発光部として有する発光素子において、電極と発光部との間で通電電極の流れを制御できる発光素子及びその製造方法を提供する。 - 特許庁

Even though a comparatively high voltage is applied to the electrode 24, a forward current which is made to flow into a P-N junction which is constituted of the body region and a source region is limited by a part R.例文帳に追加

ゲート電極２４に比較的高電圧が印加されても、ボディ領域とソース領域とで構成されるｐｎ接合に流れる順方向電流は抵抗部Ｒによって制限される。 - 特許庁

The first layer including the first metal oxide layer 111 and the second layer including the second metal oxide layer 114 form a p-n junction, thereby the memory element is imparted with rectifying capability.例文帳に追加

第１の金属酸化物１１１を有する第１の層と第２の金属酸化物１１４を有する第２の層はｐ−ｎ接合を形成し、これによりメモリ素子に整流性が付与される。 - 特許庁

To provide a manufacturing method for a semiconductor device which can keep a long distance between a bottom surface of a silicide film and a p-n junction surface and can manufacture the semiconductor device with satisfactory controllability.例文帳に追加

シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。 - 特許庁

An N type buried diffusion layer 5 is formed to be superposed on the P type buried diffusion layer 4 and a PN junction region 19 for overvoltage protection is formed below an element forming region.例文帳に追加

Ｎ型の埋込拡散層５が、Ｐ型の埋込拡散層４と重畳するように形成され、素子形成領域の下方に過電圧保護用のＰＮ接合領域１９が形成されている。 - 特許庁

A bandgap reference circuit 30 inputs a reference potential trimming signal RTM and generates a first temperature dependent potential VTEMPM depending on temperature, while generating a reference potential REF utilizing properties of P-N junction diode.例文帳に追加

バンドギャップリファレンス回路３０は、基準電位トリミング信号RTMを入力し、PN接合ダイオード特性を利用して基準電位REFを生成すると共に、温度に依存した第１の温度依存電位VTEMPMを生成する。 - 特許庁

The junction FET 1 has a built-in pn diodes 2, 3 formed on the main face of the n^+ substrate 12 to electrically connect the p^+ layer 9 in the gate region to the gate electrode 14.例文帳に追加

この接合ＦＥＴ１は、さらに、ｎ^＋基板１２の主面に形成され、ゲート領域のｐ^＋層９とゲート電極１４とを電気的に接続するｐｎダイオード２、３を内蔵している。 - 特許庁

Faults or impurities existing at the region near the surface of a semiconductor can be evaluated with high sensitivity, by conducting current detection electron spin resonance measurement using this p-n junction diode for evaluation.例文帳に追加

この評価用ｐｎ接合ダイオ−ドを用いて電流検知電子スピン共鳴測定を行うことによって、半導体表面付近に存在する欠陥や不純物の高感度な評価が可能になる。 - 特許庁

On the surface 1A, an N-type semiconductor layer 2 and P-type semiconductor layer 3 are sequentially epitaxial-grown, with a PN junction surface 5 which contributes light emission formed at the interface.例文帳に追加

この表面１Ａ上に、Ｎ型半導体層２およびＰ型半導体層３が順にエピタキシャル成長させられていて、これらの界面に、発光に寄与するＰＮ接合面５が形成されている。 - 特許庁

To make it possible to drive a discrete variable diode with a low voltage by making the voltage-capacity variation rate large and to improve high-frequency characteristics by reducing the resistance of a p-n junction.例文帳に追加

ディスクリートの可変ダイオードにおいて、電圧容量変化率を大きくして低電圧で駆動できるようにし、ｐｎ接合間の抵抗を低減して高周波特性を改善することである。 - 特許庁