「P-N junction」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Switches used in the noise reduction circuit are connected to the reference voltage terminals, and therefore, the capacitors may be formed by intentionally expanding drain P-N junction region of the MOS transistors which realize the switches.例文帳に追加

また、該容量は該ノイズ低減回路で用いられているスイッチが該基準電圧端子に接続されるので、該スイッチを実現するＭＯＳトランジスタのドレインＰＮ接合面積を意識的に拡大することで容量を形成してもよい。 - 特許庁

Consequently, portions where voltage dependency of the width of a depletion layer are high and low, respectively, can be provided at the pn junction of the constant voltage diode formed of the p^++-type semiconductor region 3 and the n-type semiconductor region 2.例文帳に追加

これにより、ｐ^＋＋型半導体領域３とｎ型半導体領域２とで形成される定電圧ダイオードのｐｎ接合部に空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることができる。 - 特許庁

An injection step using high energy and a small amount of dose is added, thus providing the method for manufacturing the field effect transistor, where the capacity at a p-n junction part between a source and/or the drain and the substrate is reduced.例文帳に追加

高いエネルギー及びわずかなドーズ量を用いた注入ステップを追加することによって、ソース及び／又はドレインと基板との間のｐｎ接合部容量が減少した電界効果トランジスタの製造方法を提供する。 - 特許庁

Further, each of the n-type semiconductor region 21 and the p-type semiconductor region 22 is jointed with the i-type semiconductor region 23, and the junction surface extends in the direction intersecting with the optical receiving side 11 and rear side 12.例文帳に追加

また、ｎ型半導体領域２１及びｐ型半導体領域２２のそれぞれとｉ型半導体領域２３とが互いに接合しており、該接合面が受光面１１及び裏面１２と交差する方向に延びている。 - 特許庁

The detecting element (the p-n junction diode) D_j,_i which is composed of an anode region 51, a cathode region 52 and a cathode contact region 53 is housed at the inside of the diaphragm 1 which is used as the lid or the roof of a very small cavity region C_j,_i.例文帳に追加

アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなる検出素子（ｐｎ接合ダイオード）Ｄ_j,iが、微小空洞領域Ｃ_i,jの蓋若しくは屋根となるダイアフラム部１の内部に収納されている。 - 特許庁

A switch may be used between a junction point between a back gate terminal and the transfer gate TG of MOSFET, and a ground potential (in the case that the MOSFET is n-channel) or a power supply potential (in the case that the MOSFET is p-channel).例文帳に追加

ＭＯＳＦＥＴのバッグゲート端子とトランスファゲートＴＧ間の接続点と、グラウンド電位（上記ＭＯＳＦＥＴがｎチャネルの場合）または電源電位（上記ＭＯＳＦＥＴがｐチャネルの場合）との間にスイッチを用いてもよい。 - 特許庁

To enhance pressure resistance by increasing the threshold energy of impact ionization in a semiconductor device which has at least one p-n junction which is composed on a GaAs semiconductor substrate, for example, a heterojunction bipolar transistor (HBT).例文帳に追加

ＧａＡｓ半導体基板上に構成された少なくとも１つのｐ−ｎ接合を有する半導体装置、たとえばヘテロ接合バイポーラトランジスタ（ＨＢＴ）において、インパクトイオン化のしきい値エネルギーを高くし、それによって、耐圧を高くする。 - 特許庁

A Schottky junction region 104 is formed on a region where an anode P layer 103 is not formed at an upper portion of the N- layer 102 by injecting impurities such as platinum of a barrier height lower than that of silicon.例文帳に追加

Ｎ−層１０２上部でアノードＰ層１０３が形成されていない領域に、シリコンに比べてバリアハイト（障壁の高さ）の低い、白金等の不純物を注入することにより、ショットキー接合領域１０４が形成されている。 - 特許庁

To provide a production method for obtaining a photoelectric conversion device arranged with an organic semiconductor layer having a high photoelectric conversion efficiency, capable of increasing the area of a p-n junction interface while preventing occurrence of an isolated semiconductor.例文帳に追加

孤立した半導体の発生を防ぎつつ、ｐ−ｎ接合界面の面積を増大させることができ、高い光電変換効率の有機物半導体層が配置された光電変換素子が得られる製造方法を提供する。 - 特許庁

To bury trenches formed in a semiconductor layer in manufacturing a semiconductor element having a repetitive p-n junction structure with epitaxial layers having no void nor crystal defect, but having uniform impurity concentration profiles in the depthwise direction.例文帳に追加

繰り返しｐｎ接合構造を有する半導体素子を製造する際に、半導体層に形成したトレンチを、空隙や結晶欠陥がなく、深さ方向に均一な不純物濃度プロファイルを有するエピタキシャル層で埋めること。 - 特許庁

Thereby, the junction surface area in the bonding interface of the p^+ type bonding layer 4a and the n^+ type bonding layer 4b can be increased as compared with a flat structure like a conventional one, and carriers are made easy to pass therethrough by that amount.例文帳に追加

これにより、ｐ^+型接合層４ａとｎ^+型接合層４ｂとの接合界面での接合面積を従来のような平坦構造と比較して増大させることが可能となり、その分キャリアを通過させ易くなる。 - 特許庁

To enhance the efficiency of an amorphous thin film solar cell having at least one pin junction formed of a p-type semiconductor layer or an n-type semiconductor layer comprising an amorphous thin film including a microcrystalline phase, a substantially intrinsic i-type semiconductor layer comprising an amorphous thin film, or an n-type semiconductor layer or a p-type semiconductor layer comprising an amorphous thin film.例文帳に追加

微結晶相を含む非晶質薄膜からなるｐ型半導体層またはｎ型半導体層、非晶質薄膜からなり実質的に真性なｉ型半導体層、非晶質薄膜からなるｎ型半導体層またはｐ型半導体層で構成されるｐｉｎ接合を少なくとも一つ有する非単結晶薄膜太陽電池において、効率の向上を図る。 - 特許庁

There is provided, in a pn semiconductor junction, the power switching element in which a semiconductor with a high specific inductive capacity that is larger than those of a p-layer and an n-layer semiconductors is arranged between the p-layer and the n-layer semiconductors.例文帳に追加

本発明のパワースイッチング素子は、ｐｎ半導体接合界面において、ｐ層半導体とｎ層半導体との間に、前記ｐ層半導体および前記ｎ層半導体より比誘電率の大きい高比誘電率半導体を配置したもので、高比誘電率半導体として、Ｇｅ、ＡｌＳｂ、ＧａＡｓ、ＧａＳｂ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＰｂＳ、ＰｂＴｅを用いるものである。 - 特許庁

A plurality of (first to third) light receiving pn junction diodes D1 to D3 are formed by providing a plurality of (first to third) p-type regions 31 to 33 at different depths from the surface of an n-type semiconductor layer 2 at different positions of the n-type semiconductor layer 2 which is provided on a p-type semiconductor substrate 1 with substantially uniform thickness.例文帳に追加

ｐ型の半導体基板１上にほぼ均一な厚さのｎ型半導体層２が設けられ、そのｎ型半導体層２の異なる場所に、ｎ型半導体層２の表面から複数個（第１〜第３）のｐ型領域３１〜３３が異なる深さで設けられることにより、複数個（第１〜第３）の受光用ｐｎ接合ダイオードＤ１〜Ｄ３が形成されている。 - 特許庁

The number of p-type semiconductor layers in the nitride based semiconductor laser structure 200 is decreased by the p-n tunnel junction 220 to reduce dispersion loss, threshold current density thereby decreases to lower total series resistance, and higher growth temperature is obtained to improve structural quality of a laser.例文帳に追加

このｐ−ｎトンネル接合２２０により、窒化物系半導体レーザ構造２００におけるｐ型半導体層の数が減り、それによって分散損失が低減され、閾値電流密度が低下し、全体的な直列抵抗が低下すると共に、より高い成長温度が可能となることによってレーザの構造的な品質が向上する。 - 特許庁

A PN junction diode 22 which comprises an N type impurity diffusion region 21 and a P type semiconductor support substrate 11 by which padding formation is carried out after this embedded insulating film 12 has dissociated electrically SOI layer 13 is formed at a portion which is in the P type semiconductor support substrate 11, and touches the embedded insulating film 12.例文帳に追加

Ｐ型の半導体支持基板１１にあって埋込絶縁膜１２に接する部位に、該埋込絶縁膜１２によってＳＯＩ層１３とは電気的に分離された状態で埋め込み形成されるＮ型の不純物拡散領域２１とＰ型の半導体支持基板１１とからなるＰＮ接合ダイオード２２を形成した。 - 特許庁

In a SiC pn diode, a lower inclined plane 14 of a side surface of a mesa portion 13 extends from an upper end 14B above a diffusion position at a diffusion distance D above a junction surface 3A between an n-type drift layer 2 and a p-type layer 3 to a lower end 14A connected with an upper surface 2A of the n-type drift layer 2.例文帳に追加

このＳｉＣ ｐｎダイオードでは、メサ部１３の側面の下部傾斜面１４は、ｎ型ドリフト層２とｐ型層３との接合面３Ａから拡散距離Ｄだけ上方の拡散位置よりも上方の上端１４Ｂからｎ型ドリフト層２の上面２Ａに接続する下端１４Ａまで延在している。 - 特許庁

To prevent a lead from precipitating and adhering to the surface, when a p-n junction surface of a semiconductor element chip is alkali etched in a mesa-type semiconductor device, in which a silicon semiconductor element chip is connected to leads by a connecting material containing the lead as the main component.例文帳に追加

シリコン半導体素子チップとリードとが鉛を主成分とする接合材で接合されたメサ型半導体装置において、半導体素子チップのｐｎ接合面をアルカリエッチングした際の表面への鉛の析出、付着を防止する。 - 特許庁

To attain a method of manufacturing a semiconductor device which can suppress pit generation and hardly causes alteration of a resist, including when a chemical liquid is brought into contact with an insulating film regardless of the presence or absence of a P-N junction formed in a substrate.例文帳に追加

基板にｐｎ接合が形成されているか否かに関わらず、薬液が絶縁膜に接液する際を含めてピットの発生を抑制し且つレジストの変質が生じにくい半導体装置の製造方法を実現できるようにする。 - 特許庁

The thickness Dc of the low-concentration collector region 12 is set less than the width Wc of a depletion layer in the collector region 12 by forming a p-n junction with the collector region 12 and the base region 13 in a usual operation.例文帳に追加

そして低濃度のコレクタ領域１２の膜厚Ｄcは、通常動作時にコレクト領域１２とベース領域１３とのｐｎ接合によりコレクタ領域１２に発生する空乏層幅Ｗcより小さく設定されていることを特徴としている。 - 特許庁

With this constitution, a sheet resistance component, which is produced undersirably by a large area planar structure p-n junction in a thin SOI layer, can be substantially subs reduced, and as a result, a non-cooled infrared sensor with low noise and high sensitivity can be obtained.例文帳に追加

このような構成により、薄いＳＯＩ層における大面積プレーナ型ｐｎ接合で問題となっていたシート抵抗成分を大幅に低減することができ、その結果として低雑音・高感度の非冷却赤外線センサを得ることが出来る。 - 特許庁

The metal reflecting film 15 is used as a heater at annealing for improving the degradation performance of the p-n junction, also is used as the reflecting film for converging the irradiation infrared rays on the infrared-absorbing layer 13 for sensitivity intensifying reflecting film.例文帳に追加

前記金属反射膜１５は、ｐｎ接合ダイオードの特性劣化の改善のためのアニール時の発熱体として用いると共に、照射赤外線を前記赤外線吸収層１３に集光して感度を高める反射膜としても使用する。 - 特許庁

To provide a solar cell having superior photoelectric conversion efficiency equipped with a bulk-heterojunction type organic thin film, having a pn junction interface of nanometer order which can be easily formed, regardless of the combination of a p-type material and an n-type material.例文帳に追加

ｐ型材料とｎ型材料の組み合わせにかかわらず容易に形成することができる、ナノメートルオーダーのｐｎ接合界面を有するバルクヘテロ接合型の有機薄膜を備える光電変換効率に優れた太陽電池を提供すること。 - 特許庁

The second insulating film 44 is formed in a position as deep as, or shallower than a p-n junction, in an accumulation layer 39 side of a photoelectric conversion part PD constituting a pixel, and is formed over the first insulating film 40.例文帳に追加

第２の絶縁膜４４は、画素を構成する光電変換部ＰＤのアキューミュレーション層３９側のｐｎ接合の位置と同等かまたは該ｐｎ接合位置より浅い位置に形成され、且つ第１の絶縁膜４０より上方に形成される。 - 特許庁

By adopting gettering sites using ion doping at the same time, impurity elements such as heavy metals can be removed from the channel formation region of a TFT (amorphous silicon) and the depletion layer region of a p-n junction, thereby enhancing the gettering capability and the gettering efficiency.例文帳に追加

さらにイオンドーピングを用いたゲッタリングサイトと併用することで、TFTのチャネル形成領域および、PN接合における空乏層領域から重金属等の不純物元素を取り除くことができ、ゲッタリング能力、ゲッタリング効率を高めることができる。 - 特許庁

The p^--type semiconductor layer 33 composes a pn junction on an interface to the n-type semiconductor layer 32, and includes a plurality of multiplication regions AM for performing avalanche multiplication of a carrier generated by incidence of light to be detected corresponding to the light detection channels.例文帳に追加

ｐ^−型半導体層３３は、ｎ型半導体層３２との界面でｐｎ接合を構成し、被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍領域ＡＭを光検出チャンネルに対応して複数有する。 - 特許庁

A memory cell comprises a phase-change thin film 4 which is provided with two stable phases, 'high temperature phase' and 'low temperature phase', at a room temperature, and an np junction comprising a p+ type region 9 and n+ type region 8.例文帳に追加

室温下において「高温相」および「低温相」の２つの安定した相を有する相変化薄膜４と、この相変化薄膜４に直列に接続された、ｐ^+ 型領域９およびｎ^+ 型領域８からなるｎｐ接合とからメモリセルを構成する。 - 特許庁

The main component members are a near-ultraviolet ray luminance p-n junction ZnO semiconductor element, a liquid crystal spatial modulation element, and a phosphor substrate, with near-ultraviolet ray stimulated three primary color luminous excitation spatially modulated by a liquid crystal cell.例文帳に追加

近紫外線発光ｐ−ｎ接合ＺｎＯ半導体素子、液晶空間変調素子、蛍光体基板を主要構成部材とし、近紫外線励起３原色発光励起を液晶セルにより空間変調することを特徴とする。 - 特許庁

Each terminal G of the n-channel MOS transistor NT1 and the p-channel MOS transistor PT1 is connected in common, and clock signals CLK, /CLK where the phases are inverted virtually are applied to its common junction and the terminal of capacitor CP1.例文帳に追加

ｎチャネルトＭＯＳトランジスタＮＴ１及びｐチャネルＭＯＳトランジスタＰＴ１の各ゲート端子Ｇは共通接続され、その共通接続点とキャパシタＣＰ１の端子とに互いに位相の反転したクロック信号ＣＬＫ，／ＣＬＫが印加される。 - 特許庁

An n- type epitaxial Si layer held between trenches 3 is changed to a semiconductor structure consisting of n-type pillar layer 5/p-type pillar layer 4/n-type pillar layer 5 arranged transversely, which practically plays the same role as a super junction structure, by implanting As and B to a side surface of the trench 3 by using a rotational ion implantation method and using the difference in diffusion coefficient.例文帳に追加

回転イオン注入法を用いてＡｓおよびＢをトレンチ３の側面に注入し、拡散係数の違いを利用することによって、トレンチ３で挟まれたｎ^- 型エピタキシャルＳｉ層を、横方向に並んだｎ型ピラー層５／ｐ型ピラー層４／ｎ型ピラー層５からなる、実質的にＳｕｐｅｒ Ｊｕｎｃｔｉｏｎ構造と同じ役割を果たす半導体構造に変える。 - 特許庁

The semiconductor device is equipped with: an IGBT section 20; and a control circuit 21 detecting an abnormal condition of the IGBT section 20, and also is provided with a configuration of selectively forming an n-type buffer area 46 set up so as to have a pn junction breakdown voltage higher than a battery voltage, in a pn junction interface in a p collector area 5 side of the IGBT section 20.例文帳に追加

ＩＧＢＴ部２０と、ＩＧＢＴ部２０の異常状態を検知する制御回路２１を備え、前記ＩＧＢＴ部２０のｐコレクタ領域５側のｐｎ接合界面には、バッテリ電圧より高いｐｎ接合耐圧を有するように設定されるｎ型バッファ領域４６を選択的に形成する構成を備える半導体装置とする。 - 特許庁

In a junction FET using silicon carbide as a substrate material, impurities are doped to a vicinity of a p-n junction between a gate region GR and a channel-formed region, the impurities having a conductive type which is reverse to that of impurities doped in the gate region GR and same as that of impurities doped in the channel-formed region.例文帳に追加

炭化シリコンを基板材料として使用した接合ＦＥＴにおいて、ゲート領域ＧＲとチャネル形成領域との間のｐｎ接合近傍に、ゲート領域ＧＲに導入されている不純物とは逆導電型であり、チャネル形成領域に導入されている不純物と同じ導電型の不純物を導入する。 - 特許庁

The semiconductor device 100 comprises a surface-mounted diode 100d which has an n conduction type impurity diffusion region 12 and a p conduction type impurity diffusion region 13 arranged adjacently to each other in the surface layer of a semiconductor substrate 11, and which is structured by forming a pn junction S at the interface between the n conduction type impurity diffusion region 12 and p conduction type impurity diffusion region 13.例文帳に追加

半導体基板１１の表層部において、隣接して配置されるｎ導電型不純物拡散領域１２とｐ導電型不純物拡散領域１３とを有し、ｎ導電型不純物拡散領域１２とｐ導電型不純物拡散領域１３の界面でＰＮ接合部Ｓが形成されてなる表面型ダイオード１００ｄを備える半導体装置１００とする。 - 特許庁

To provide a p-n junction diode-type gas sensor whose sensor constitution is simple, in which the aged deterioration of a diode characteristic in a long-term use is small and which can detect the gas concentration of molecules comprising hydrogen atoms such as H2, NH3, H2S, hydrocarbon or the like contained in a gas to be detected.例文帳に追加

センサ構成が簡単で、長期使用におけるダイオード特性の経時変化が少なく、被検ガスに含まれるＨ_2、ＮＨ_3、Ｈ_2Ｓ、炭化水素等の水素原子を有する分子のガス濃度を検出可能なｐｎ接合ダイオード型ガスセンサを提供すること - 特許庁

To provide a switching element using a high-breakdown-voltage and low-loss silicon carbide layer which is equipped with both a switching function and a diode function (reverse-direction voltage stopping capability) without forming a p-n junction inside the silicon carbide layer and to miniaturize a module so as to be lightweight.例文帳に追加

炭化シリコン層内にｐｎ接合を形成することなく、スイッチング機能とダイオード機能（逆方向の電圧阻止能力）とを兼ね備えた、高耐圧・低損失の、炭化シリコン層を利用したスイッチング素子を実現し、以てモジュールの小型化・軽量化を図る。 - 特許庁

The silicon substrate and source/drain diffused layers of the same conductivity-type as with the silicon substrate 1 are isolated electrically from each other by a P-N junction, so that the silicon substrate 1 and the source/drain diffused layers can be prevented from being short-circuited through the intermediary of metal wiring layers 14-1 and 14-2.例文帳に追加

シリコン基板と、この基板と同じ導電型のソース・ドレイン拡散層とをＰＮ接合によって電気的に分離できるので、金属配線層１４−１，１４−２を介してシリコン基板とソース・ドレイン拡散層とが短絡するのを防止できる。 - 特許庁

A first conductivity type semiconductor layer 1 has a front side which is a light-receiving surface, and a second conductivity type semiconductor layer 2 is disposed on a back side of the first conductivity type semiconductor layer 1, forming a p-n junction with the first conductivity type semiconductor layer 1.例文帳に追加

第１導電型半導体層１は、表面が受光面となっており、第２導電型半導体層２は、第１導電型半導体層１の裏面側に設けられ、第１導電型半導体層１との間でｐｎ接合を構成している。 - 特許庁

The first semiconductor region 12 and the second semiconductor region 13A are connected to the first exposure part 26 and the second exposure part 26 respectively so that the diode characteristics of the P-N junction can be measured through the first exposure part 26 and the second exposure part 26.例文帳に追加

第１露出部２６及び第２露出部２６を介してＰＮジャンクションのダイオード特性が計測可能なように、第１半導体領域１２及び第２半導体領域１３Ａがそれぞれ第１露出部２６及び第２露出部２６に接続される。 - 特許庁

To enable a semiconductor device and its manufacturing method to realize an ultra high-speed semiconductor device, wherein using Si/SiC Hetero junction in an active region, a suitable strain for n-channel transistor and p-channel transistor respectively is made to be applicable by SiC.例文帳に追加

半導体装置及びその製造方法に関し、動作領域にＳｉ／ＳｉＣのヘテロ接合を用い、ＳｉＣに依ってｎチャネル・トランジスタ及びｐチャネル・トランジスタそれぞれに好適な歪みを印加できるようにして超高速の半導体装置を実現しようとする。 - 特許庁

In this optical semiconductor element, a light emitting layer 22 having a p-n junction is formed on the upper surface 25 of a transparent substrate 21 having translucency to a light emitting wavelength, and upper- and lower-surface electrodes 23 and 24 are respectively formed on the upper and lower surfaces 25 and 26 of the substrate 21.例文帳に追加

発光波長に対して透光性を有する透明基板２１の上面にｐｎ接合を有する発光層２２を形成し、透明基板２１の上面２５および下面２６に上面電極２３および下面電極２４をそれぞれ形成している。 - 特許庁

In the super-junction structure wherein an n-type column and a p-type column are repeated, the width of a column where a carrier passes through is 4.5 μm or less, and the concentration of impurity of the column where the carrier passes through is adjusted to be lower than a concentration satisfying the reduced surface field.例文帳に追加

ｎ型コラムとｐ型コラムが繰返されているスーパージャンクション構造において、キャリアが通過するコラムの幅は４．５μｍ以下であり、かつキャリアが通過するコラムの不純物濃度がリサーフ条件を満たす濃度よりも低濃度に調整する。 - 特許庁

A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。 - 特許庁

To provide an apparatus and a method for evaluating a semiconductor device that are capable of evaluating dopant profile in a transistor built in a logic circuit, a memory cell, a capacitor, a p-n junction, or the like of a semiconductor device without any special wiring or the like.例文帳に追加

特別な配線等をすることなく、半導体デバイスにおける論理回路内部のトランジスタやメモリセルやキャパシタやｐｎ接合等の素子についてのドーパントプロファイルの評価を可能にした半導体デバイスの評価装置およびその方法を提供することにある。 - 特許庁

In the partial area of the first main surface EA, a notched section JK is formed in the semiconductor laminate 50, by notching the laminate 50 to its halfway in the thickness direction rather positioned on the second main surface side of the laminate 50 than the boundary of the p-n junction of the light-emitting layer 24.例文帳に追加

該第一主表面ＥＡの一部領域において半導体積層体５０は、発光層部２４のｐ−ｎ接合境界よりも第二主表面側に位置する厚さ方向途中位置まで切り欠かれることにより切欠部ＪＫが形成される。 - 特許庁

To manufacture a semiconductor radiation detector that uses a barrier type, or a InSb single crystal of a p-n junction type that is reduced in leakage current, suppressed in trapping for electrons or holes, and having a large amount of charge generation even at a temperature of 10K or higher.例文帳に追加

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。 - 特許庁