「P-N junction」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

When the voltage applied across electrodes 11 and 10 becomes higher and a depletion layer reaches a second N-type embedded diffused layer 3, punch- through occurs, and the voltage and current characteristics between the electrodes 10 and 11 become a clamping characteristic such as the reverse breakdown characteristic of a P-N junction diode, and the diode is energized and protects an element to be protected.例文帳に追加

電極１１、１０間の印加電圧が大きくなり、空乏層が第２のＮ型埋め込み拡散層３に到達するとパンチスルーを起こし、電極１０、１１間の電圧電流特性は、ＰＮ接合ダイオードの逆方向降伏特性のようなクランプ特性になり、このダイオードが導通して被保護素子を保護することができる。 - 特許庁

Even when a surge voltage is applied, since a pn junction is formed by the n-type semiconductor layer region 130 and the p type impurity diffusion region 170, the concentration of the surge voltage on a defect is prevented and the destruction of the dielectric separation membrane 120 is prevented.例文帳に追加

サージ電圧が印加されたとしても、ｎ−型半導体層領域１３０とｐ型不純物拡散領域１７０とによりｐｎ接合が形成されているため、サージ電圧が欠陥に集中することを防ぎ、誘電体分離膜１２０の破壊を防止することができる。 - 特許庁

To provide a method, by which a photoelectric conversion functional element can be manufactured stably by forming a p-n junction for thermal diffusion by using a compound semiconductor crystal substrate, composed of a group XII (2B) element and a group XVI (6B) element on the periodic table.例文帳に追加

周期表第１２（２Ｂ）族元素及び第１６（６Ｂ）族元素からなる化合物半導体結晶基板を用い、熱拡散によりｐｎ接合を形成することにより光電変換機能素子を安定して作製できる光電変換機能素子用基板の製造方法を提供する。 - 特許庁

To provide a semiconductor device which can easily obtain superior characteristics by preventing the threshold deterioration caused by the short channel effect by preventing the concentration variation of an impurity near the joint surface of a p-n junction and a method for manufacturing the device.例文帳に追加

ｐｎ接合における接合面近傍において不純物濃度が変化することを防止することができ、これにより、短チャネル効果によるしきい値の低下を防止して良好な特性を容易に得ることができる半導体装置及びその製造方法を提供する。 - 特許庁

To improve avalanche resistance in a super junction semiconductor device having such a parallel pn structure that a drift layer is formed by bonding alternately and repeatedly a drift area formed of an n-type semiconductor area with higher impurity concentration and a partitioning area formed of a p-type semiconductor area.例文帳に追加

ドリフト層を、不純物濃度を高めたｎ型半導体領域よりなるドリフト領域とｐ型半導体領域よりなる仕切領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子において、アバランシェ耐量を向上させること。 - 特許庁

According to this constitution, it is possible to prevent a leakage current from flowing in a P-N junction by the second gate region 6 and the channel layer 4 by means of the high resistance layer 6b and to realize good operation of a silicon carbide semiconductor device.例文帳に追加

このような構成とすることで、高抵抗層６ｂによって第２ゲート領域６とチャネル層４とによるＰＮ接合部にリーク電流が流れることを防止することが可能となり、炭化珪素半導体装置の動作が良好に行えるようにすることが可能である。 - 特許庁

A P-N junction of a transistor element is formed on a surface layer at one surface of a semiconductor substrate, and one portion of the electrode of the transistor element positioned on one surface of the semiconductor substrate is electrically connected to a corresponding pad for wire bonding, disposed on the back of the semiconductor substrate via a through electrode.例文帳に追加

半導体基板の一面側表層に、トランジスタ素子のＰＮ接合部が形成され、半導体基板の一面上に位置するトランジスタ素子の電極の一部が、貫通電極を介して、半導体基板の裏面に配置された対応するワイヤボンディング用パッドと電気的に接続されている。 - 特許庁

Both the reverse leak current and the on voltage are reduced by bringing a partial region at an exposed part of an n^- drift region 1 between p-base regions 3 of a reverse block IGBT, and a partial region of an emitter electrode 10 into Schottky contact (Schottky junction 11).例文帳に追加

逆阻止ＩＧＢＴのｐベース領域３に挟まれたｎ^- ドリフト領域１の露出した箇所の一部領域とエミッタ電極１０の一部領域をショットキー接触（ショットキー接合１１）させることで、逆漏れ電流とオン電圧を共に低減することができる。 - 特許庁

To provide a method of manufacturing a photoelectric conversion device capable of improving electric power generation characteristics of a solar cell having a hetero junction cell composed of a p-type crystal Ge (substrate), an i-type amorphous silicon semiconductor layer, and an n-type amorphous silicon semiconductor layer.例文帳に追加

ｐ型結晶Ｇｅ（基板）／ｉ型非晶質シリコン半導体層／ｎ型非晶質シリコン半導体層からなるヘテロ接合セルを有する太陽電池の発電特性を向上させることのできる光電変換装置の製造方法を提供することを目的とする。 - 特許庁

After the backside polishing, a collector electrode 31 made of e.g. aluminum forms an ohmic junction with the p^- lightly-doped collector layer 11, and the n^+ collector short-circuited region 13, dispensing with the ion implantation and heat treatment for separately forming a collector contacting high-concentration layer.例文帳に追加

裏面研削後、例えばアルミニウム等から成るコレクタ電極３１によって、ｐ^−低濃度コレクタ層１１及びｎ^＋コレクタ短絡領域１３とオーミック接合が形成されるので、コレクタコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。 - 特許庁

The photoelectric conversion device is almost spherical, a pn junction is constituted by coating a p-type amorphous SiC (abbreviated name a-SiC) plies or layers 8 with large optical band gap rather than a-Si on the periphery of an n-type amorphous silicon (abbreviated name a-Si) plies or layers 7 by the side of centrum.例文帳に追加

光電変換素子はほぼ球状であり、中心側のｎ形アモルファスＳｉ（略称ａ−Ｓｉ）層７の外周面上に、ａ−Ｓｉよりも光学的バンドギャップが広いｐ形アモルファスＳｉＣ（略称ａ−ＳｉＣ）層８を被覆し、ｐｎ接合を構成する。 - 特許庁

For example, when the angular frequency of the applied AC voltage is ω, by detecting a component which is changed by an angular frequency 2ω from among the capacitance signal with a lock-in amplifier (LCD) 17 and finding a position whose value takes an extreme value, the p-n junction position can be specified with high sensitivity and with high accuracy.例文帳に追加

たとえば、印加交流電圧の角周波数がωの場合、容量信号のうち角周波数２ωで変化する成分をロックインアンプ（ＬＡＤ）１７で検出し、その値が極値を取る位置を求めることにより、ｐ−ｎ接合位置を高感度・高精度に特定できる。 - 特許庁

A He ion is irradiated on the whole of a chip and a lifetime killer is introduced from a position d2 shallower than a position d1 of a PN junction surface 31 including the n^- semiconductor layer 22 and the p^+ diffusion region 23 to a position d3 deeper than the position d1 to form a low lifetime region 32 on the whole of the chip.例文帳に追加

チップ全面にＨｅイオンを照射して、ｎ^-半導体層２２とｐ^+拡散領域２３とからなるＰＮ接合面３１の位置ｄ１よりも浅い位置ｄ２から深い位置ｄ３までライフタイムキラーを導入し、チップ全体に低ライフタイム領域３２を形成する。 - 特許庁

Since a region, doped very lightly and emitting light at a p-n junction through quantum restraint effect, is provided and a structure resonating only with light in a specified wavelength band is added, superior efficiency is attained, while significantly enhancing wavelength selectivity.例文帳に追加

これにより、極端に浅くドーピングされてそのｐ−ｎ接合部位で量子拘束効果により発光を起こるドーピング領域を備え、特定波長帯域の光のみを共振させる共振器構造が付加されているので、効率に優れ、かつ波長選択性が大きく向上される。 - 特許庁

The multilayered photoelectric transfer device has a lamination structure, which comprises (a) a first photoelectric transfer layer having a titanium oxide coating electrode, electrolyte and paired electrodes; and (b) a second photoelectric transfer layer having a positive and negative electrode on both faces of a silicon substrate having a p-n junction.例文帳に追加

（ａ）酸化チタン被着電極、電解質および対電極部を有する第一の光電変換層と、（ｂ）ｐ−ｎ接合を有するシリコン基板の両面に正負電極部を有する第二の光電変換層との積層構造を有する多層型光電変換装置。 - 特許庁

One-dimensional simulation is performed to a junction structure including an npn structure or pnp structure having an impurity concentration equal to that of an n-type region and a p-type region in a semiconductor device to obtain one-dimensional simulation value for a depleted layer in the semiconductor device.例文帳に追加

半導体装置に含まれるｎ型領域およびｐ型領域と同一の不純物濃度を有するｎｐｎ構造若しくはｐｎｐ構造を含む接合構造に対して一次元シミュレーションを行って、半導体装置における空乏層についての一次元シミュレーション値を取得する。 - 特許庁

The gas sensors are each formed by forming FET using a semiconductor substrate, a gate-control-type p-n junction diode, or the gate area of a Schottky diode or a conductive oxyacid salt and collector or a solid electrolyte, conductive oxyacid salt, and collector on a rectification barrier electrode.例文帳に追加

本発明のガスセンサは、半導体基板を用いたFET、ゲート制御型ｐｎ接合ダイオード、あるいはショットキーダイオードのゲート領域あるいは整流障壁電極上に導電性酸素酸塩と集電体、あるいは固体電解質と導電性酸素酸塩と集電体を形成することからなる。 - 特許庁

Then, a source-drain electrode 5 is provided to the pair of p^+-type contact layers 4 in ohmic contact, and a gate electrode 6 is provided on the exposure surface of an n^+-type contact layer 2, provided on the lower side of the channel layer 3 in ohmic contact, thus forming the junction FET.例文帳に追加

そして、一対のｐ^+型コンタクト層４上にオーミックコンタクトするようにソース・ドレイン電極５が設けられ、チャネル層３の下側に設けられるｎ^+型コンタクト層２の露出面上にオーミックコンタクトするようにゲート電極６が設けられることにより、接合型ＦＥＴが形成されている。 - 特許庁

The semiconductor layer 20 has a p-n junction that prevents flow of leakage current from the lower electrode 8 to the surface electrode 7, and the semiconductor layer 20 constitutes a reverse preventing means for preventing the flowing, of the leakage current, from the lower electrode 8 to the surface electrode 7.例文帳に追加

半導体層２０は、下部電極８から表面電極７へリーク電流が流れるのを阻止するｐｎ接合を有しており、半導体層２０が、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段を構成している。 - 特許庁

The photodiode includes a first conductive layer 8 disposed above a surface of a semiconductor substrate and having a second type impurity and a second conductive layer 9 formed on the first conductive layer 8 and forming a p-n junction between it and the first conductive layer 8 by having the first type impurity.例文帳に追加

フォトダイオードは、半導体基板の表面上方の、第２型不純物を有する第１導電層８と、第１導電層８上に形成され、第１型不純物を有することによって第１導電層８との間にｐｎ接合を形成する第２導電層９と、を備える。 - 特許庁

The super junction structure 12 is composed of first semiconductor layers 13 containing n-type impurities, and second semiconductor layers 14 containing p-type impurities which are alternately and repeatedly arranged in a direction perpendicular to that of facing between the semiconductor substrate 11 and the base layer 15.例文帳に追加

スーパージャンクション構造１２は、ｎ型の不純物が含有された第１の半導体層１３と、ｐ型の不純物が含有された第２の半導体層１４とが、半導体基板１１とベース層１５が対向する方向と交差する方向に交互に繰り返し配置されて構成されている。 - 特許庁

This junction gate field effect transistor(JFET) 30 has an n-type channel region 14 on a GaAs substrate 12, a p-type gate region 16 on the surface of the channel region, and a gate electrode 20 connected to the gate region through an insulating region 32 on the substrate.例文帳に追加

ＪＦＥＴ３０は、ＧａＡｓ基板１２に設けられたｎ型チャネル領域１４と、チャネル領域の表層部に設けられたｐ型ゲート領域１６と、基板上に設けられた絶縁膜３２を貫通してゲート領域と接続するゲート電極２０とを備える。 - 特許庁

The solar battery is manufactured by shallowly boring a substrate for maintaining mechanical strength beforehand, injecting melt pulverized silicon having P-type and N-type conductivity through a mask on the substrate, after forming a PN-junction, and combining an activating process and an electrode forming process.例文帳に追加

機械的強度を維持する為の基盤に予め浅く穿孔し、当該基板上に、溶融微粉化シリコンにＰ型及びＮ型伝導性を付与してマスクを介して噴射し、ＰＮ接合を形成した後、活性工程、電極形成工程を組み合わせて作成された、太陽電池。 - 特許庁

The photoelectric conversion element has an approximately spherical shape, where a p-type amorphous SiC (abbreviated as a-SiC) layer 8 having a wider optical bandgap than that of an amorphous Si (abbreviated as a-Si) is coated on the outer surface of an n-type a-Si layer 7 at a center side, and thereby a PN-junction is formed.例文帳に追加

光電変換素子はほぼ球状であり、中心側のｎ形アモルファスＳｉ（略称ａ−Ｓｉ）層７の外周面上に、ａ−Ｓｉよりも光学的バンドギャップが広いｐ形アモルファスＳｉＣ（略称ａ−ＳｉＣ）層８を被覆し、ｐｎ接合を構成する。 - 特許庁

The nano particles NP of silicon are used as the nano particles NP, a p-type polysilicon film and an n-type polysilicon film are deposited to form a solar battery having a polysilicon pn-junction serving as a photoelectric conversion part, whereby not only quality can be improved but also a manufacturing cost can be reduced.例文帳に追加

ナノ粒子ＮＰとしてシリコンのナノ粒子ＮＰを用い、ｐ型ポリシリコン膜とｎ型ポリシリコン膜とを堆積して、ポリシリコンｐｎ接合部を光電変換部とする太陽電池を製造することにより、品質の向上だけでなく、製造コストの低減を図ることができる。 - 特許庁

The electrically pumped VCSEL includes a pair of distributed Bragg reflectors(DBR), an optical cavity located between DBR, active regions located in the optical cavity, and p-i-n junction structure of the equal number to the active regions.例文帳に追加

本発明は、１対の分布型ブラッグ・レフレクタ（ＤＢＲ）、ＤＢＲ間に配置された光共振器、光共振器内に配置された活性領域、及び、活性領域と等しい数のｐ−ｉ−ｎ接合構造を含む、電気ポンピング式垂直共振器面発光レーザ（ＶＣＳＥＬ）である。 - 特許庁

He ions are directed onto the entire surface of a chip, and a life time killer is introduced from a shallower position d2 than the position d1 of a pn junction surface 31 formed of the n^- semiconductor layer 22 and the p^+ diffusion area 23, to a deeper position d3, thus forming a low life time area 32 on the entire surface of the chip.例文帳に追加

チップ全面にＨｅイオンを照射して、ｎ^-半導体層２２とｐ^+拡散領域２３とからなるＰＮ接合面３１の位置ｄ１よりも浅い位置ｄ２から深い位置ｄ３までライフタイムキラーを導入し、チップ全体に低ライフタイム領域３２を形成する。 - 特許庁

To increase the saturation amount of electric charges and reduce noise at the same time, by maximizing the area of a photoelectric conversion portion (photodiode) and the area of an amplification transistor and forming the photoelectric conversion portion in a P-N junction having a steep concentration profile.例文帳に追加

本発明は、光電変換部（フォトダイオード）の面積と増幅トランジスタの面積を最大化し、かつ光電変換部が急峻な濃度プロファイルを有するＰ／Ｎ接合に形成されていることで、飽和電荷量の増大とノイズの低減を両立させることを可能にする。 - 特許庁

An optical semiconductor element comprises: a metal support; an amorphous buffer layer disposed on the metal support; a crystalline adhesion layer that is disposed on the buffer layer and is composed of the same element as the element contained in the buffer layer; and an optical semiconductor stack that is disposed above the adhesion layer and has a p-n junction.例文帳に追加

金属支持体と、前記金属支持体上に配置される非晶質の緩衝層と、前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、を含む。 - 特許庁

To provide a light receiving element and a photoelectric conversion device using it, etc., wherein the P-N junction capacity of a photodiode part is reduced as much as possible, light-generation carrier is utilized, dark current is reduced, and high yield is maintained, and high sensitivity, especially from red to infrared regions.例文帳に追加

ホトダイオード部のＰＮ接合容量を極力低減し、光生成キャリアを有効活用し、さらに暗電流を低減し、高歩留まりが維持でき、また、高感度、特に赤から赤外感度が高い受光素子及びそれを用いた光電変換装置等を実現する。 - 特許庁

To obtain an optical semiconductor device having an electrode pad surface, whose size makes improvement of light leading-out efficiency and high efficiency of a bonding process compatible with each other, without causing troubles in that a P-N junction is shorted by alignment deviation when an electrode pattern is formed, and a manufacturing method of the device.例文帳に追加

電極パターン形成時のアラインメントずれによりＰＮ接合間がショートされるといったトラブルを起こさず、光取出効率の向上とボンディング工程の効率化を両立させる大きさの電極パッド面を持つ光半導体装置及びその製造方法を提供する。 - 特許庁

The photocatalyst is constituted of an oxide composite material having hetero junction comprising a p-type oxide semiconductor and a n-type oxide semiconductor, wherein both semiconductors have photocatalytic properties to each other and at least one of the semiconductors exhibits photocatalytic property even in a visible light region.例文帳に追加

この光触媒は、互いに光触媒特性を持ちかつ少なくとも一方が可視光域でも光触媒特性を持つｐ型酸化物半導体とｎ型酸化物半導体から成るヘテロ接合を有する酸化物複合体で構成されることを特徴とする。 - 特許庁

An emitter side field plate 15 is embedded into the insulating film 17 to shield a lateral electric field generated in the emitter side of the insulating film 17, thereby releasing an electric field to be generated in a pn junction between an n^- drift region 3a and a p base region 4a.例文帳に追加

トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 - 特許庁

In a thin-film solar battery containing pin junction in which a non-single crystalline silicon thin film containing a crystal is used as an i- layer, the oxygen atom concentration on the interface between a p-type or an n-type conductive layer on a substrate side and the i-layer is suppressed to be 5×10^20 atoms/cm^3 or below.例文帳に追加

結晶質を含む非単結晶シリコン系薄膜をｉ層として用いたｐｉｎ接合を含む薄膜太陽電池における基板側のｐまたはｎ型導電層とｉ層との界面における酸素原子濃度を５×１０^20ａｔｏｍｓ／ｃｍ^3以下に抑制する。 - 特許庁

In the photovoltaic device having pin junction using a-SiGe: H where an unbonding hand is terminated by hydrogen for (i) layer, the amount of hydrogen in a film decreases from a P-layer side to an n-layer side in the (i) layer, and at the same time the amount of Ge decreases in linkage.例文帳に追加

この発明は、未結合手を水素により終端したａ−ＳｉＧｅ：Ｈをｉ層に用いたｐｉｎ接合を備えた光起電力装置において、ｉ層でｐ層側からｎ層側へ向かって膜中の水素量が減少するとともにＧｅ量が連動して減少する。 - 特許庁

In the diode, a semiconductor substrate and one surface are set to (111) crystal surface, an angle being formed by the horizontal surface of one surface of the semiconductor substrate and a surface where the pn junction between p- and n+-type semiconductor regions is exposed is set to 75 degrees or more and less than 90 degrees.例文帳に追加

半導体基体と一方表面は（１１１）結晶面であって、その半導体基体の一方表面の水平面と、ｐ型半導体領域とｎ^+ 型半導体領域とのｐｎ接合が露出する面とのなす角が、７５度以上，９０度未満であるダイオード。 - 特許庁

To provide a light-receiving element wherein a p-n junction capacity of the photodiode part of a semiconductor device is reduced as much as possible, to effectively utilize a photoproduction carrier, with suppression of such defects as the formation of void layer.例文帳に追加

半導体装置のホトダイオード部のｐｎ接合容量を極力低減し、光生成キャリアを有効に活用することが可能な受光素子を提供し、空乏層が形成される半導体領域の欠陥発生が抑制された受光素子を提供することを課題とする。 - 特許庁

To provide a microfabricated PN junction interface with good flatness by reducing low-frequency noise by solving problems of cooling within a range of, especially, 270 to 150°C during formation of a P-type region as a base before an N-type impurity is added such as a P-type wafer substrate of a MOS integrated circuit and a base region of an NPN transistor of a bipolar integrated circuit etc.例文帳に追加

ＭＯＳ集積回路のＰ型ウェーハ基板やバイポーラ集積回路のＮＰＮトランジスタのベース領域など、Ｎ型不純物を添加する以前の下地となるＰ型領域形成時の特に２７０〜１５０℃の範囲の冷却には問題があり、それらの問題を解決し低周波雑音を低減し、平坦性の良い微細化ＰＮ接合界面を提供する。 - 特許庁

An area Anw2 into which n type impurities are introduced and an area Apw2 into which p type impurities are introduced are formed across a border area Ad having a specified interval, so the impurity density of the junction part of a diode is less than when those areas are formed adjacently.例文帳に追加

ｎ型の不純物が導入された領域Ａｎｗ２とｐ型の不純物が導入された領域Ａｐｗ２とが所定の間隔の境界領域Ａｄを空けて形成されるので、これらの領域が隣接して形成される場合に比べてダイオードの接合部における不純物濃度が低下する。 - 特許庁

To provide a durable organic photoelectric conversion element having high efficiency of photoelectric conversion, along with a method of manufacturing a bulk hetero-junction organic photoelectric conversion element having a p-i-n laminated structure at a low temperature and under the atmospheric pressure, and to provide a solar cell and an optical sensor array using the organic photoelectric conversion element.例文帳に追加

高い光電変換効率を有し、かつ耐久性を有する有機光電変換素子、低温かつ大気圧下でｐ−ｉ−ｎ積層構造を有するバルクへテロジャンクション型の有機光電変換素子の製造方法、この有機光電変換素子を用いた太陽電池及び光アレイセンサを提供することにある。 - 特許庁

A diffusion layer of a second conductivity type different from the first conductivity type is provided in the semiconductor layer below the first channel region, contacts the bottom of the first channel region in a substantially perpendicular to the surface of the semiconductor layer, and forms a P-N junction with the bottom of the first channel region.例文帳に追加

第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。 - 特許庁

A thermoelectric transducer 1 is provided with a first substrate 11 having an electrode 12, a second substrate 25 which has the other electrode 26 and is arranged in face to face with the first electrode, and a p-type and an n-type thermoelectric conductors 17, 18 which are clamped between both substrates 11, 25 and subjected to pn junction via both electrodes.例文帳に追加

電極１２を有する第１基板１１と、他の電極２６を有して第１基板と対向して設けられた第２基板２５と、両基板１１，２５間に挟設され両電極を介してＰＮ接合されたＰ型及びＮ型の熱電導体１７，１８とを備える熱電変換素子１を前提とする。 - 特許庁

The state change part comprises a first semiconductor layer composed of one semiconductor between a P type semiconductor and an N type semiconductor and second semiconductor layers composed of the other semiconductor and provided on the top and reverse of the first semiconductor layer across PN junction parts.例文帳に追加

この状態変化部は、Ｐ型半導体またはＮ型半導体のいずれか一方の半導体からなる第１半導体層と、前記Ｐ型半導体またはＮ型半導体の他方の半導体からなり前記第１半導体層の上下それぞれでＰＮ接合部を介して設けられた第２半導体層を備えて構成される。 - 特許庁

In the thermoelectric conversion module for generating power by providing a temperature difference for a pn junction pair obtained by joining a p-type oxide thermoelectric conversion material and an n-type oxide thermoelectric conversion material, at least one of a pair of surfaces 20a and 20b to be provided with a temperature difference is covered with insulating films 21a and 21b.例文帳に追加

ｐ型酸化物熱電変換材料とｎ型酸化物熱電変換材料とを接合させたｐｎ接合対に温度差を与えて電力を発生させる熱電変換モジュールにおいて、温度差を与えるべき一対の面２０ａ，２０ｂのうち、少なくとも一方の面を絶縁膜２１ａ，２１ｂで被覆する。 - 特許庁

A thermal infrared detecting element or a semiconductor p-n junction element whose temperature changes by absorbing infrared rays from a subject and whose resistance value changes with the temperature change, is characterized in that a direct-current component of a signal is passed through a constant current circuit 103 and the remainder component is led to an amplifying circuit 106.例文帳に追加

被写体からの赤外線を熱吸収して温度変化し、温度変化によって抵抗値が変化する熱型赤外線検出素子または半導体ｐｎ接合素子において直流成分を定電流回路１０３にバイパスし残りの信号分を増幅回路１０６に導くことを特徴とする。 - 特許庁