| 意味 | 例文 (260件) |
SILICON-ON-INSULATORの部分一致の例文一覧と使い方
該当件数 : 260件
To provide designing method and manufacturing method of an SOI (Silicon-On Insulator) wafer increasing the accuracy in position control of the SOI wafer by suppressing the fluctuation in reflectance of light with the fluctuation in film thickness of an SOI layer, and reducing the cost by commonly using a mechanism for position control used in the device producing step or the inspecting step of a bulk silicon wafer.例文帳に追加
ＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制してＳＯＩウェーハの位置制御の精度を向上することができ、また、バルクシリコンウェーハのデバイス作製工程または検査工程で使用している位置制御のための機構と共用してコストを削減できるＳＯＩウェーハの設計方法及び製造方法を提供することを目的とする。 - 特許庁
To provide a method of manufacturing an SOI (Silicon On Insulator) wafer, wherein an SOI wafer can be manufactured which can be adjusted to a desired resistivity by controlling the dopant concentration of an SOI layer even if a buried oxide film is thin when a silicon single-crystal wafer having a high-concentration layer containing a dopant to a high concentration is used as a base wafer and whose defect is suppressed.例文帳に追加
ドーパントを高濃度に含有する高濃度層を有するシリコン単結晶ウェーハをベースウェーハとして使用する場合において、たとえ埋め込み酸化膜が薄くても、ＳＯＩ層のドーパント濃度を制御して所望の抵抗率に調整することができ、欠陥が抑制されたＳＯＩウェーハを製造できるＳＯＩウェーハの製造方法を提供することを目的とする。 - 特許庁
A receiving coil 10 and a transmitting coil 12 are formed while being embedded in silicon substrates 5 and 6 constituting a silicon-on-insulator (SOI) substrate 2 and between a receiving IC 3 electrically connected with the receiving coil 10 and a transmitting IC 4 electrically connected with the transmitting coil 12, a digital signal is transmitted while utilizing magnetic coupling between the receiving coil 10 and the transmitting coil 12.例文帳に追加
受信コイル１０および送信コイル１２を、ＳＯＩ基板２を構成するシリコン基板５および６内に埋め込んで形成し、受信コイル１０と電気的に接続される受信ＩＣ３と送信コイル１２と電気的に接続される送信ＩＣ４との間において、受信コイル１０および送信コイル１２間の磁気結合を利用してデジタル信号の伝送を行う。 - 特許庁
The electro-optical device (liquid crystal light bulb) uses, as one substrate, a composite substrate including a quartz substrate having a first thermal expansion coefficient (substrate body 10A), an insulator layer formed on the quartz substrate (underlayer insulation film 12) and a single crystal silicon layer having a second thermal expansion coefficient formed on the insulation film (semiconductor layer 1a).例文帳に追加
本発明の電気光学装置（液晶ライトバルブ）は、第１の熱膨張係数を持つ石英基板（基板本体１０Ａ）と、石英基板上に形成された絶縁体層（下地絶縁膜１２）と、絶縁体層上に形成された第２の熱膨張係数を持つ単結晶シリコン層（半導体層１ａ）とを有する複合基板を一方の基板としたものである。 - 特許庁
The photovoltaic device using a single crystal or polycrystalline semiconductor layer separated from a single crystal or polycrystalline semiconductor substrate as a photovoltaic layer has a so-called SOI (silicon on insulator) structure in which the semiconductor layer is bonded to a substrate having an insulating surface or an insulating substrate.例文帳に追加
単結晶若しくは多結晶半導体基板から分離した単結晶若しくは多結晶半導体層を光電変換層とする光電変換装置であって、当該半導体層を絶縁表面を有する基板若しくは絶縁基板に接合させる所謂ＳＯＩ構造を備えたことを要旨とする。 - 特許庁
A method of applying anisotropic plasma etching to a silicon-on-insulator substrate wherein undercutting is substantially eliminated by utilizing, as a finishing etch step, a reactive ion etching process wherein ion density is reduced in order to limit ion charging within recesses of various sizes so that uniform etching can be performed in a vertical direction.例文帳に追加
垂直方向に一様なエッチングを行うように様々なサイズの凹部内のイオン充電を制限するためにイオン密度が低減される反応性イオン・エッチング工程を仕上げエッチング段階として使用することによってアンダカットが実質的になくなる、シリコン・オン・インシュレータ基板に異方性プラズマ・エッチングを施す方法を開示する。 - 特許庁
To provide a semiconductor device and its manufacturing method using an SOI (silicon on insulator) substrate capable of high integration that is achieved by solving the problem of breakdown voltage lowering between source and drain which has been a problem in the conventional SOI FET (field effect transister), and by efficiently arranging a body contact region that may be a problem for achieving high integration.例文帳に追加
従来のＳＯＩ電界効果トランジスタの問題点であった、ソース／ドレイン間耐圧の低下を解消するとともに、高集積化に対して問題となるボディコンタクトの領域を効率的に配置することにより、高集積化を可能としたＳＯＩ基板を用いた半導体装置およびその製造方法を提供する。 - 特許庁
To manufacture an SOI (silicon on insulator) wafer excellent in the uniformity of a film thickness of an embedded oxide film by controlling deterioration in the surface distribution of the embedded oxide film caused by unevenness such as a heat treatment temperature or the like when heat treatment reducing the thickness of the embedded oxide film is conducted within a predetermined range.例文帳に追加
埋め込み酸化膜の厚さを減ずる熱処理を行った際に熱処理温度等の不均一性が原因となって発生する埋め込み酸化膜の面内分布の悪化を所定の範囲内に制御し、埋め込み酸化膜の膜厚均一性に優れたＳＯＩウェーハを製造することを目的とする。 - 特許庁
In a fibrous carbon-based insulator which is made of a fibrous carbon-based material and an insulation coating formed on the fibrous carbon-based material, the insulation coating includes a cationic polymer layer containing cationic polymer electrolyte which is formed on the fibrous carbon-based material, and an oxide layer containing metal oxide or silicon oxide which is formed on the cationic polymer layer.例文帳に追加
繊維状炭素系材料と前記繊維状炭素系材料上に形成された絶縁被膜とを備える繊維状炭素系材料絶縁物であって、前記絶縁被膜が、前記繊維状炭素系材料上に形成されたカチオン性高分子電解質を含むカチオン性ポリマー層と、前記カチオン性ポリマー層上に形成された金属酸化物またはケイ素酸化物を含む酸化物層とを備えることを特徴とする繊維状炭素系材料絶縁物。 - 特許庁
The semiconductor device has a semiconductor element formed on a semiconductor substrate 10, first wiring 41A formed above the substrate 10 electrically connected to the semiconductor element, and second wiring 42A formed above the first wiring 41A through a third layer insulation film 23 made of an insulator having a dielectric constant lower than a silicon oxide.例文帳に追加
半導体装置は、半導体基板１０に形成された半導体素子と、半導体基板１０の上方に形成され、半導体素子と電気的に接続された第１の配線４１Ａと、該第１の配線４１Ａの上方に誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜２３を介在させて形成された第２の配線４２Ａとを有している。 - 特許庁
| 意味 | 例文 (260件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|