「SILICON-ON-INSULATOR」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Creation of an STI (Shallow Trench Isolation) region is incorporated in an SIMOX creation process for an SOI (Silicon On Insulator).例文帳に追加

Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ、ＳＴＩ領域の作成がＳｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ、ＳＯＩウェーハのためのＳＩＭＯＸ作成プロセスに組み入れられる。 - 特許庁

To reduce the off-leak current while suppressing deterioration of a driving capacity by preventing the concentration of impurities from becoming too high, in a fully-deplete NMOSFET (non-metal oxide semiconductor field-effect transistor) formed on an SOI (silicon insulator) film.例文帳に追加

ＳＯＩ膜に形成された完全空乏型のＮＭＯＳＦＥＴにおいて、不純物濃度が高すぎることがないようにして、駆動能力の低下を抑制しながら、オフリーク電流を小さくする。 - 特許庁

Namely, the semiconductor device 1 does not employ a thick-film SOI (Silicon On Insulator) substrate, and employs the P-type semiconductor substrate 2 provided with the N-type semiconductor layer 3 right above while having the LDMOSFET.例文帳に追加

すなわち、半導体装置１は、ＬＤＭＯＳＦＥＴを備えながら、厚膜ＳＯＩ基板ではなく、Ｎ型の半導体層３が直上に設けられたＰ型の半導体基板２を採用している。 - 特許庁

The semiconductor device includes the pixel controller and driver of a liquid crystal display, and/or an image sensor, a static random access memory(SRAM), a silicon on insulator(SOI), and a three-dimensional integration circuit device.例文帳に追加

半導体デバイスには、液晶表示装置の画素コントローラ及びドライバ並びに、イメージセンサ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレータ（ＳＯＩ）、及び３次元集積化回路デバイスが含まれる。 - 特許庁

A sidewall 6 constituted of an insulator is formed on the sidewall of the opening 5, and then a single crystal silicon film 8 which is an epitaxial growth film is formed in the opening 5 by using a selective epitaxial growing method.例文帳に追加

開口５の側壁に絶縁体からなるサイドウォール６を形成し、その後、選択エピタキシャル成長法を用いて開口５内にエピタキシャル成長膜である単結晶シリコン膜８を形成する。 - 特許庁

To provide a semiconductor substrate of an SOI (silicon on insulator) structure which can perform effective capturing operation while not exerting influence upon a semiconductor layer (SOI layer) wherein impurity metals function as the active layer of the semiconductor device.例文帳に追加

不純物金属が半導体装置の活性層として機能する半導体層（ＳＯＩ層）に影響を与えない効果的な捕獲を行うことができるＳＯＩ構造の半導体基板を提供。 - 特許庁

SEMICONDUCTOR DEVICE, METHOD OF FORMING ASYMMETRIC P/N JUNCTION FOR FET DEVICE, AND METHOD OF FORMING FET DEVICE (ASYMMETRIC SOURCE/DRAIN JUNCTION FOR LOW-POWER SILICON-ON-INSULATOR DEVICE)例文帳に追加

半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） - 特許庁

To provide a method of inspecting an SOI (Silicon On Insulator) accurately inspecting the vicinity of a surface of the SOI wafer without detecting a variation in film thickness of the SOI as a pseudo fault.例文帳に追加

ＳＯＩ膜厚の変動が疑似欠陥として検出されることなく、ＳＯＩウェーハの表面近傍を正確に検査することができるＳＯＩウェーハの検査方法を提供することを目的とする。 - 特許庁

To provide a method for efficiently manufacturing a laminated SOI (silicon on insulator) wafer which sufficiently suppresses generation of warpage even when an SOI wafer has a thick BOX (buried oxide film).例文帳に追加

たとえＢＯＸの厚さが厚い貼り合わせＳＯＩウェーハであっても、効率よく、かつ、反りの発生を十分に抑えて製造することができる貼り合わせＳＯＩウェーハの製造方法を提供する。 - 特許庁

To provide a sensor constitution for a semiconductor kinematic value sensor formed by a beam structure body, of which supporting for the beam structure body becomes stable through etching an insulating film by using an SOI(silicon-on-insulator) wafer.例文帳に追加

ＳＯＩウェハを用いて絶縁膜をエッチングすることにより、梁構造体を形成してなる半導体力学量センサにおいて、梁構造体の支持が安定となるようなセンサ構成を提供する。 - 特許庁

To improve overall high-speed performance by having only to change some processes, while an element area remains constant as is and operation reliability is not deteriorated, in a semiconductor device having an SOI(silicon- on-insulator) element isolation structure.例文帳に追加

ＳＯＩ型素子分離構造を有する半導体装置について、素子面積はそのままで、動作信頼性を損なうことなく、若干のプロセス変更のみで全体の高速性能を高める。 - 特許庁

A p-type well region 2 and an n+ drain region 3 are formed separately from each other on the surface of a semiconductor layer 1c over a SOI(silicon on insulator) substrate 1a and an n+ source region 4 is formed in such a way that the region 4 is involved in the region 2.例文帳に追加

SOI基板の半導体層１ｃの表面には、ｐ型ウェル領域２と、ｎ＋型ドレイン領域３とが離間して形成され、ｐ型ウェル領域２に内包されるようにｎ＋型ソース領域４が形成されている。 - 特許庁

To obtain a semiconductor device with a pn junction diode incorporated thereinto so as to be capable of detecting the temperature of a transistor element provided in an SOI (silicon on insulator) layer surrounded by trench separation on an SOI substrate upon operation with excellent sensitivity and response.例文帳に追加

ＳＯＩ基板におけるトレンチ分離で囲まれた１つのＳＯＩ層に設けるトランジスタ素子の動作時温度を感度良くかつ応答性良く検出できるようにＰＮ接合ダイオードを組み込んだ半導体装置を得ること。 - 特許庁

This method of forming the trench includes preparing a semiconductor structure including a semiconductor substrate, a burying oxide (BOX) layer formed on the semiconductor substrate, and a silicon-on-insulator layer (SOI) formed on the BOX layer in a state in contact with it.例文帳に追加

トレンチを形成する方法は、半導体基板と、半導体基板の上に形成された埋込み酸化物（ＢＯＸ）層と、ＢＯＸ層の上にこれと接触した状態で形成されたシリコン・オン・インシュレータ層（ＳＯＩ）とを含む半導体構造体を準備することを含む。 - 特許庁

The ceramic heater comprises an insulator of sintered silicon nitride, and a U-shaped heater buried in the insulator wherein the insulation resistance of the insulator, interposed between one part of the heater and the other facing part, is 400 Ω or above, especially 1 kΩ or above at 1400°C on the transverse section at a part of highest temperature.例文帳に追加

窒化珪素質焼結体からなる絶縁体と、この絶縁体に埋設されるＵ字状の発熱抵抗体とを備え、最高温となる部位において横断面をとった場合に、発熱抵抗体の一の部分と、それに相対向する他の部分との間に介在する絶縁体の１４００℃における絶縁抵抗値が４００Ω以上、特に１ｋΩ以上のセラミックヒータを得る。 - 特許庁

The P-type MOSFET seals a gate 110 with an insulating material, forms a germanium-containing layer outside a sidewall 105, then diffuses germanium into a silicon layer or bulk silicon on an insulator through annealing or oxidization, and thus forms a slanted, built-in source/drain 40 of silicon-germanium and/or an extension section (geSiGe-SDE).例文帳に追加

Ｐ型ＭＯＳＦＥＴは、ゲート１１０を絶縁体で封止し、ゲルマニウム含有層を側壁１０５の外側に成層させ、次いで、アニーリング又は酸化により、ゲルマニウムを絶縁体上シリコン層又はバルクシリコンの中に拡散させて、勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン４０及び／又は延長部（ｇｅＳｉＧｅ−ＳＤＥ）を形成する。 - 特許庁

A P-channel MOSFET 101 and an N-channel MOSFET 102 are formed in N-type semiconductor layers 3 insularly isolated on a SOI(Silicon On Insulator) substrate 200 and a heavily doped impurity diffused region 10 is formed in such a way as to encircle these MOSFETs.例文帳に追加

ＳＯＩ基板２００上の島状に分離されたｎ形半導体層３にｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成され、これらを取り囲むように、高濃度の不純物拡散領域１０を形成する。 - 特許庁

To provide an SOI (silicon on insulator) that applies an N-type FET with a tensile stress and a P-type FET with a compression stress, along with a LOCOS (selective oxidizing) on an HOT (hybrid orientation technology) semiconductor device and a manufacturing method thereof.例文帳に追加

Ｎ型ＦＥＴには引っ張り応力、Ｐ型ＦＥＴには圧縮応力を与えるＳＯＩ（シリコンオンインシュレータ）及びＨＯＴ（ハイブリッド配向技術）半導体装置上のＬＯＣＯＳ（選択酸化）及びその製造方法を提供する。 - 特許庁

Herein, the dust core is formed by applying the coating of the inorganic insulator to the soft magnetic powder using the iron as the main component and having a single layer film of a silicon compound formed on the surface and then pressure molding the soft magnetic powder.例文帳に追加

また、圧粉磁心が、表面にケイ素化合物の単層膜が形成された鉄を主成分とする軟磁性粉末に無機絶縁体を被覆し、これを加圧成形することによって形成される構成とした。 - 特許庁

To provide a method for manufacturing an SOI (Silicon On Insulator) substrate in which crystal defects of a single crystal semiconductor layer are reduced even when a single crystal semiconductor substrate in which crystal defects exist is used.例文帳に追加

結晶欠陥が存在する単結晶半導体基板を用いたとしても単結晶半導体層の結晶欠陥が低減されたＳＯＩ基板の作製方法を提供することを目的の一とする。 - 特許庁

A method and a device are used for eliminating parasitic bipolar discharge of a dynamic logic circuit which includ a silicon-on-insulator(SOI) field-effect transistor(FET) by measuring the set-up time of the logic section of the dynamic logic circuit.例文帳に追加

シリコン・オン・インシュレータ（ＳＯＩ）電界効果トランジスタ（ＦＥＴ）を含む動的論理回路の寄生バイポーラ放電を、動的論理回路の論理区画のセットアップ時間を測定することによって排除する方法および装置。 - 特許庁

The electro-optical device (liquid crystal light bulb) uses, as one substrate, a composite substrate including a quartz substrate having a first thermal expansion coefficient (substrate body 10A), an insulator layer formed on the quartz substrate (underlayer insulation film 12) and a single crystal silicon layer having a second thermal expansion coefficient formed on the insulator layer (semiconductor layer 1a).例文帳に追加

本発明の電気光学装置（液晶ライトバルブ）は、第１の熱膨張係数を持つ石英基板（基板本体１０Ａ）と、石英基板上に形成された絶縁体層（下地絶縁膜１２）と、絶縁体層上に形成された第２の熱膨張係数を持つ単結晶シリコン層（半導体層１ａ）とを有する複合基板を一方の基板としたものである。 - 特許庁

On a silicon substrate 110, a fixed electrode 112 covered with a fixed-electrode side insulator film (etching-proof layer) 113 and a diaphragm 114 on which the inside and outside of a diaphragm electrode 114a are covered with diaphragm side insulator films (etching-proof layers) 115, 118 through a gap 102 formed by eliminating the sacrificial layer 119 by etching.例文帳に追加

シリコン基板１１０上に、固定電極側絶縁膜（耐エッチング層）１１３で覆う固定電極１１２と、エッチングにより犠牲層１１９を除去することにより形成したギャップ１０２を介して、その上に振動板電極１１４ａの表裏を振動板側絶縁膜（耐エッチング層）１１５、１１８で覆う振動板１１４とを備える。 - 特許庁

In a first 3D integrating method, a first semiconductor device is constituted on a semiconductor surface of a first SOI (silicon-on-insulator) substrate, in advance, and a second semiconductor device is constituted on a semiconductor surface of a second SOI substrate in advance.例文帳に追加

本発明の第１の３Ｄ集積化方法によれば、第１半導体デバイスが、第１のＳＯＩ（シリコン・オン・インシュレータ）基板の半導体表面上にあらかじめ構築され、第２半導体デバイスが、第２のＳＯＩ基板の半導体表面上にあらかじめ構築される。 - 特許庁

A substrate 1 formed of a semiconductor such as silicon is provided with a rectangular recess 1a formed on one surface, and an opening 1b formed on another surface, such that a surface of an insulator layer 2 on the opposite side of the one surface of the substrate 1 is exposed.例文帳に追加

基板１は、ケイ素などの半導体からなるものであり、一方の面に形成された矩形状の凹部１ａと、他方の面において、絶縁体層２における基板１の一方の面と同じ側の面と反対側の面が露出するように形成された開口部１ｂと、を有したものである。 - 特許庁

Furthermore, when the surface of the silicon substrate 51 in the constitution region of electric charge holding capacitance 18 is formed in a recessed and projected shape, and the insulator film 52 and the conductive layer are formed on the recessed and projected shape region, capacity is further increased.例文帳に追加

尚、電荷保持容量１８の構成領域におけるシリコン基板５１の表面を凹凸状に形成し、その凹凸形成領域に絶縁膜５２と前記導電層を被膜形成すれば更に大容量化が図れる。 - 特許庁

By providing a gate electrode 50, the segmented (unit type) field effect device can combine a FinFET type device, or a fully depleted silicon-on-insulator FET type device, and a fully depleted planar device.例文帳に追加

ゲート電極５０を設けることによりこのセグメント型（ユニット型）電界効果デバイスは、ＦｉｎＦＥＴ型デバイス、すなわち完全空乏シリコン・オン・インシュレータＦＥＴ型デバイスと完全空乏の平面型デバイスとを組み合わせることができる。 - 特許庁

To provide a manufacturing method of a silicon-on-insulator (SOI) substrate, which can transfer a semiconductor layer from a single-crystal semiconductor substrate to a base substrate at low heat treatment temperature without increasing the irradiation amount of accelerated hydrogen ions.例文帳に追加

加速した水素イオンの照射量を増やすことなく、低い加熱処理温度で単結晶半導体基板からベース基板に半導体層を転載できるＳＯＩ基板の作製方法を提供することを課題の一とする。 - 特許庁

A semiconductor device comprises a SOI(silicon-on-insulator) substrate that includes a base substrate (layer), an insulating layer, and a silicon layer; a trench capacitor that is formed in the SOI substrate and includes at least one trench penetrating the silicon layer and the insulating layer and extending to the base substrate (layer), and a resistance element that is formed in the SOI substrate (210).例文帳に追加

本発明による半導体装置は、ベース基板（層）と絶縁層とシリコン層とを含むＳＯＩ（シリコン−オン−インシュレータ）基板と；そのＳＯＩ基板中に形成され、そのシリコン層と絶縁層とを貫通してそのベース基板（層）にまで伸びる少なくとも１個のトレンチを含むトレンチ・キャパシタ（３００）と；そのＳＯＩ基板中に形成された抵抗素子（２１０）と；を含んでいる。 - 特許庁

This thin-film electric part is provided with a thin-film element 3 having an insulator layer 5 and electrode layers 6 and 7 which are formed on supporting members 1 and 21, and the supporting members 1 and 21 is formed of a silicon nitride film transmitting a visible light or a silicon nitride film 25 transmitting a visible light in a visible light transmitting base 23.例文帳に追加

支持部材１、２１上に、絶縁体層５と電極層６、７とを有する薄膜素子３が形成された薄膜電子部品であって、支持部材１、２１が、可視光を透過する窒化珪素膜、もしくは可視光透過基体２３に可視光を透過する窒化珪素膜２５を形成してなるものである。 - 特許庁

The first gate electrode 115a has a first metal electrode 107a formed on the first gate insulator film 106a, a first interface layer 110a formed on the first metal electrode 107a and a first silicon electrode 111a formed on the first interface layer 110a.例文帳に追加

第１のゲート電極１１５ａは、第１のゲート絶縁膜１０６ａの上に形成された第１の金属電極１０７ａと、該第１の金属電極１０７ａの上に形成された第１の界面層１１０ａと、該第１の界面層１１０ａの上に形成された第１のシリコン電極１１１ａとを有している。 - 特許庁

An SiO_2 film 5012 serving as a barrier layer, metal tungsten 5014 serving as a charge holder/carrier, an SiO_2 film 5015 serving as an insulator layer, and an n-type polysilicon electrode 5016 serving as an electrode layer are provided on a p-type silicon layer 5011.例文帳に追加

ｐ型シリコン層５０１１上に、障壁層であるＳｉＯ_2 膜５０１２と、電荷保持担体である金属タングステン５０１４と、絶縁体層であるＳｉＯ_2膜５０１５と、電極層であるｎ型多結晶シリコン電極５０１６とが設けられている。 - 特許庁

A predetermined region constituted of amorphous silicon on an insulator surface is crystallized by a scanning irradiation of laser light, and then the crystallized predetermined region is used as an active layer of a thin film transistor.例文帳に追加

絶縁表面上の非晶質珪素からなる所定の領域にレーザー光を走査しながら照射して該所定の領域を結晶化し、該結晶化された所定の領域を用いて薄膜トランジスタの活性層を形成することを特徴とする。 - 特許庁

To provide designing method and manufacturing method of an SOI (Silicon-On Insulator) wafer suppressing the fluctuation of a resist photosensitized state by suppressing the fluctuation in reflectance of exposed light with the fluctuation in film thickness of an SOI layer when performing photolithography.例文帳に追加

フォトリソグラフィを行う際に、ＳＯＩ層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるＳＯＩウェーハの設計方法及び製造方法を提供することを目的とする。 - 特許庁

To provide a semiconductor substrate provided with an SOI (silicon on insulator) layer and a BOX layer having a film thickness optimum to respective digital circuit and analog circuit or a high breakdown voltage MOS (metal oxide semiconductor) transistor, a semiconductor device, and the manufacturing method of such a semiconductor device.例文帳に追加

デジタル回路およびアナログ回路または高耐圧ＭＯＳトランジスタのそれぞれに適切な膜厚のＳＯＩ層およびＢＯＸ層を備えた半導体基板、半導体装置およびそのような半導体装置の製造方法を提供する。 - 特許庁

To improve uniformity of a dielectric film by eliminating incubation time when forming the dielectric film by Chemical Vapor Deposition (CVD) method on a silicon (Si) substrate surface covered with a thin molecular layer of an insulator and to control composition of the dielectric film in the thickness direction.例文帳に追加

薄い絶縁物の分子層で覆われたＳｉ基板表面にＣＶＤ法により誘電体膜を形成する際のインキュベーション時間をなくし、得られる誘電体膜の均一性を向上させると同時に、誘電体膜の膜厚方向の組成を制御する。 - 特許庁

To provide a manufacturing method of silicon on insulator or SOI wafer which can prevent heat distortion caused by a difference of coefficient of thermal expansion between a transparent insulation substrate and an SOI layer, lifting and laminating failure caused by crack or the like and a level difference of surface of insulating film, and to provide the SOI wafer.例文帳に追加

透明絶縁性基板とＳＯＩ層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等や絶縁性被膜表面の段差に起因する貼り合わせ不良を防止できるＳＯＩウエーハの製造方法及びＳＯＩウエーハを提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of manufacturing a semiconductor element at low cost which incorporates a vertical element structure such as a power element manufactured by a partial SOI (silicon on insulator) substrate or having a wider range of types with the use of a general epitaxial wafer.例文帳に追加

一般的なエピタキシャルウエーハを用いて、部分ＳＯＩ基板を用いた場合と同様、更にはより広範な種類のパワー素子等の縦型素子構造を組み込んだ半導体素子を安価に製造することのできる半導体装置の製造方法を提供する。 - 特許庁

Characteristics of a silicon on insulator (SOI) wafer 4 equipped with an insulating layer 6 sandwiched between a semiconductor upper layer 8 and a semiconductor substrate 10 are determined by moving a pair of spaced electric conductors 18, 20 into contact with a front surface of a wafer which is exposed at an opposite side of the substrate 10.例文帳に追加

半導体上層８と半導体基板１０との間に挟まれた絶縁層６を備えるシリコンオンインシュレータ（ＳＯＩ）ウエハ４の特性を、一対の離間した導電体１８，２０を移動して、基板１０と反対の側に露出したウエハの表面に接触させることで決定する。 - 特許庁

A method for fabricating a sensor is disclosed that in one embodiment bonds an etched semiconductor substrate wafer (130) to an etched device wafer (142), which includes a double silicon on insulator wafer to create a suspended structure, the flexure of which is sensed by an embedded piezoresistive sensor element (150).例文帳に追加

センサ製造方法が開示され、一実施形態では、ダブルシリコンオンインシュレータのウェーハを備えるエッチング済み半導体基板ウェーハ（１３０）を、エッチング済みデバイスウェーハ（１４２）に接着して懸垂構造体を作製し、同構造体の撓みが、埋め込まれた圧電抵抗センサ素子（１５０）によって検知される。 - 特許庁

On a surface of the bulk silicon wafer substrate 1', an insulator layer 2 is formed by etching back the dielectric insulating layer 2' in its thickness direction for forming each active area 10 being exposed so as to project a body region of the field effect transistor in a shape of fin portions 3 and 5.例文帳に追加

バルクシリコンウエハ基板１’の表面上において、各活性エリア１０を電界効果トランジスタの本体領域をフィン部３、５の形状で突出するように露出させて形成するために、誘電性絶縁部層２’を厚さ方向にエッチバックして絶縁体層２を形成する。 - 特許庁

The main surface of a silicon-on-insulator wafer 14 is fixed with a sheet 13 having an adhesive layer, and a surface opposite to the main surface of the wafer 14 is exposed to an etchant from a blow-up guide 16, and the etchant is absorbed from around the wafer so that it does not make contact with the adhesive layer.例文帳に追加

シリコンオンインシュレータウェハ１４の主面側を接着層をもつシート１３によって固定して、上記ウェハの主面と逆の面を吹き上げガイド１６からのエッチャントにさらし、上記エッチャントは上記ウェハの周囲から上記接着層に触れないように吸い込ませる。 - 特許庁

A through hole 12 is formed at the prescribed position of an insulation board 11 such as glass, and a conductor 14 comprising a conductive material providing a conductive thin film such as a metal thin film 16 on the surface of the particulate 15 of an insulator such as glass and silicon is filled into the inside of the through hole 12.例文帳に追加

ガラス等の絶縁性の基板１１の所定位置に透孔１２を形成し、ガラスやシリコン等の絶縁体の微小粒１５の表面に金属薄膜１６等の導電性薄膜を設けた導電性材料からなる導電体１４を、透孔１２内に充填する。 - 特許庁

This silicon-on-insulator (SOI) semiconductor device is characterized by that the drain of an N channel MOS transistor is connected to a high- potential side power source and a P channel MOS transistor 8 has its drain connected to a low-potential side power source, its gate for input, and the source and substrate for output.例文帳に追加

シリコン・オン・インシュレータ（「ＳＯＩ」という）半導体装置においてＮチャンネルＭＯＳトランジスタのドレインを高電位側電源に、ＰチャンネルＭＯＳトランジスタのドレインを低電位側電源に接続し、ゲートを入力、ソースと基板を出力としている事を特徴とした半導体回路装置。 - 特許庁

To avoid a deficiency in bonding force during mounting with respect to a semiconductor device such that the top surface of an upper-layer insulator film on a high-frequency integrated circuit provided at a top-surface center of a silicon substrate is defined as a wiring formation inhibition region for avoiding crosstalk with the high-frequency integrated circuit.例文帳に追加

シリコン基板の上面中央部に設けられた高周波集積回路上の上層絶縁膜の上面を高周波集積回路とのクロストークを避けるための配線形成禁止領域とした半導体装置において、実装時の接合力が不足しないようにする。 - 特許庁