「SILICON-ON-INSULATOR」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a semiconductor device and the manufacturing method of the same having a high output resistance while maintaining a high mutual conductance by downscaling of an MIS (metal insulator semiconductor) type field effect transistor without employing an SOI (silicon on insulator) substrate.例文帳に追加

ＳＯＩ基板を用いることなく、ＭＩＳ型電界効果トランジスタの微細化により高い相互コンダクタンスを維持しながら、出力抵抗の高い半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor device 10 has an anode impurity region 13 and a cathode impurity region 14 in a semiconductor substrate having an SOI (Silicon On Insulator) structure and comprises a voltage controlling impurity region 15, between the anode and cathode impurity regions.例文帳に追加

ＳＯＩ（Silicon On Insulator）構造の半導体基板にアノード不純物領域１３とカソード不純物領域１４とを有する半導体装置１０であって、前記アノード不純物領域と前記カソード不純物領域との間に電圧制御用不純物領域１５を形成することを特徴とする半導体装置。 - 特許庁

A photoelectric conversion element layer, an oxygen ion implantation layer acting as an element isolation layer, and a circuit layer such as pixel transistor are sequentially formed, from a silicon substrate (surface) side, on the semiconductor substrate, for example, such as an SOI substrate in which a silicon layer is provided on a support substrate part (insulator layer), and then, a wiring layer is formed on the silicon layer.例文帳に追加

例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。 - 特許庁

The switch circuit for the high frequency signals formed on an SOI (Silicon On Insulator) substrate includes through-switch parts disposed respectively between one antenna terminal ANT and a plurality of high frequency terminals.例文帳に追加

ＳＯＩ基板上に形成された高周波信号用スイッチ回路において、１つのアンテナ端子ＡＮＴと複数の高周波端子との間にそれぞれスルースイッチ部を設ける。 - 特許庁

Each MEMS tilt mirror in the two-dimensional array can undergo tilt-rotation about its axes on two non-colinear lines and is suspended by plural suspension arms attached to a silicon substrate on an insulator.例文帳に追加

２次元アレイの各ＭＥＭＳチルトミラーは、２つの非同一線上軸を中心にチルト回転し、絶縁体上シリコン基板に取付けられた複数のサスペンションアームによって吊られている。 - 特許庁

To provide a method of manufacturing a semiconductor device for easily providing an asymmetrical SOI (Silicon On Insulator) field effect transistor formed with an inactive ion implantation region only on a source region side.例文帳に追加

ソース領域側だけに不活性イオン注入領域が形成される非対称型ＳＯＩ電界効果トランジスタを容易に実現する半導体装置の製造方法を提供する。 - 特許庁

After an n-type impurity is ion-injected to form the field stop layer on the rear surface of an n-type FZ wafer 41, a silicon-on-insulator support substrate 42 is adhered to the rear surface of the wafer 41.例文帳に追加

ｎ型のＦＺウェハ４１の裏面に、フィールドストップ層を形成するためのｎ型不純物のイオン注入の後、ＦＺウェハ４１の裏面に、ＳＯＩの支持基板４２を貼り付ける。 - 特許庁

This apparatus is a ferroelectric memory apparatus having a memory cell, the memory cell consists of electric field effect type transistors formed on a silicon-on-insulator substrate having a buried oxide film layer.例文帳に追加

この発明は、メモリセルを有する強誘電体メモリ装置であり、そのメモリセルは、埋め込み酸化膜層を有するシリコン・オン・インシュレータ基板に形成された電界効果型トランジスタからなる。 - 特許庁

In this device 30, a nonvolatile random access memory(NVRAM) structure comprises an implantation element 32 in a single-crystal silicon substrate 34, an insulating layer 36 on the substrate 34, an silicon-on-insulator(SOI) layer 38 on the insulating layer 36, and a sense element 40 in an SOI layer 38 overlapping the implanting element.例文帳に追加

不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）構造が、単結晶シリコン基板内の注入要素と、基板の上の絶縁層と、絶縁層の上のシリコン・オン・インシュレータ（ＳＯＩ）層と、注入要素の上に重なるＳＯＩ層内のセンス要素とを含む。 - 特許庁

A TFT 30 forming the single crystal silicon layer as a channel region 1a' is formed on the insulator layer and at least one line defect D exists within the single crystal silicon layer forming the channel region 1a'.例文帳に追加

そして、絶縁体層上に単結晶シリコン層をチャネル領域１ａ'としたＴＦＴ３０が形成され、チャネル領域１ａ'をなす単結晶シリコン層内に少なくとも一つの線欠陥Ｄが存在している。 - 特許庁

To provide a means for achieving a gettering capability which provides a gettering region even in a thin silicon wafer or a silicon on insulator (SOI) wafer, preventing deterioration of flatness or particle contamination harmful to a device.例文帳に追加

薄いシリコンウェーハであっても、あるいはSOIウェーハであっても、ゲッタリング領域を設けることができ、かつ平坦度の悪化やデバイスに有害な粒子汚染を発生させることもない、ゲッタリング能力の付与手段を提供する。 - 特許庁

In the method, SOI (silicon-on-insulator) wafer structured by two silicon substrates 10 and 20 bonded with insulating layer 30 is etched, and the first silicon substrate 10 is provided with aperture 11 to form each area of circumference fixing part 12, a spindle fixing part 13, a beam part 14 and a stopper part 15.例文帳に追加

２枚のシリコン基板１０，２０を絶縁層３０で貼り合わせたＳＯＩウェハをエッチングし、第１のシリコン基板１０に開口部１１を設けることによって、周辺固定部１２、錘固定部１３、梁部１４、ストッパ部１５の各領域を形成する。 - 特許庁

This device comprises a monocrystal substrate having an almost flat surface, a first surface region on the flat surface having a silicon on insulator region, a second surface region on the flat surface which is a monocrystal bulk region, an embeded logic device which is formed in the silicon on insulator region, an embedded memory device which is formed in the monocrystal bulk region, and a trench in the bulk monocrystal region.例文帳に追加

ほぼ平坦な面を有する単結晶基板と、シリコン・オン・インシュレータ領域を有する、平坦面上の第１の面領域と、単結晶バルク領域である、平坦面上の第２の面領域と、シリコン・オン・インシュレータ領域内に形成された埋込み論理デバイスと、単結晶バルク領域内に形成された埋込みメモリ・デバイスと、バルク単結晶領域内のトレンチとを備える。 - 特許庁

The optical element comprises: an SOI (Silicon on Insulator) substrate 20 comprising a support silicon layer 30, a BOX layer 40 and an SOI layer 50, layered in this order; a grating coupler 54 formed in the SOI layer; and an overclad layer 60 formed on the SOI layer.例文帳に追加

支持シリコン層３０、ＢＯＸ層４０及びＳＯＩ層５０がこの順に積層されたＳＯＩ基板２０と、ＳＯＩ層に形成されたグレーティングカプラ５４と、ＳＯＩ層上に形成されたオーバークラッド層６０とを備えて構成される。 - 特許庁

To provide a stencil mask for charged particle beam capable of being manufactured inexpensively, without having to employ an SOI (silicon-on insulator) substrate and avoided from the distortion of a substrate, while being formed through pattern forming with high accuracy.例文帳に追加

ＳＯＩ基板を用いることなく、安価に製造でき、基板の歪みが回避され高い精度でパターン形成された荷電粒子線用ステンシルマスクを提供する。 - 特許庁

To provide a semiconductor device having an SOI (Silicon On Insulator) FET which can give a body contact region without attaching excessive gate capacitance, and a method for manufacturing the semiconductor device.例文帳に追加

余分なゲート容量の付加なく、ボディーコンタクト領域を与えることのできるＳＯＩ ＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。 - 特許庁

The cavity frame body 20 formed on the upper face 11a of the silicon substrate 11 comprises a diaphragm 14, and a side wall (insulator) 15 for supporting the diaphragm from its peripheral edge.例文帳に追加

シリコン基板１１の上面１１ａに形成されるキャビティー枠体２０は、ダイヤフラム１４と、このダイヤフラムを周縁から支持するサイドウォール（絶縁体）１５とからなる。 - 特許庁

To provide a silicon-on-insulator (SOI) transistor having improved extension resistance and channel strain characteristics, and to provice a method of forming the SOI transistor.例文帳に追加

改善された拡張部の抵抗及びチャネルの歪み特性を有するシリコン・オン・インシュレータ（ＳＯＩ）トランジスタ及びそうしたＳＯＩトランジスタを形成する方法を提供する。 - 特許庁

To provide the production method of semiconductor device, with which a damage layer can be prevented from being formed within the main surface of a silicon-on-insulator(SOI) substrate, when forming an element separat ing structure.例文帳に追加

素子分離構造を形成する際に、ＳＯＩ基板の主面内にダメージ層が形成されることを回避し得る半導体装置の製造方法を得る。 - 特許庁

To provide a method for manufacturing an SiGe-on-insulator substrate material substantially relaxed, of high quality, and capable of being used as a template for strained-silicon.例文帳に追加

ひずみＳｉ用のテンプレートとして使用可能な高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。 - 特許庁

To solve the problem that a fully-depleted silicon-on-insulator (FD SOI) as the future generation of SOI film is not in production currently due to limitations in thickness control uniformity and defects.例文帳に追加

現状では、次世代のSOI膜である完全空乏型シリコン・オン・インシュレータ(FD SOI)は、厚さ制御の均一性及び欠陥に限界があるので、製造されていない。 - 特許庁

The silicon on insulator (SOI) structure has a low defect density device layer and, optionally, a handle wafer having improved gettering capabilities.例文帳に追加

欠陥密度が低いデバイス層を有し、かつ改良されたゲッタリング能を必要に応じて有するハンドルウエハを有するシリコン・オン・インシュレーター（「ＳＯＩ」）構造体を提供する。 - 特許庁

In the compound semiconductor device mounting a capacitor, an insulator of the capacitor is obtained by forming a plasma CVD nitride film on a plasma CVD silicon oxide film.例文帳に追加

成膜条件変更によりプラズマＣＶＤシリコン窒化膜の高電界破壊強度化を図り、それと共に窒化膜下層にプラズマＣＶＤシリコン酸化膜を形成する。 - 特許庁

To obtain a good polishing profile that a semiconductor layer never removes from a silicon substrate even when, for example, the whole outer circumference of the semiconductor layer is polished and removed, and further an edge of the silicon substrate is polished and removed to a predetermined depth to manufacture a laminated wafer such as an SOI (silicon on insulator) substrate.例文帳に追加

例えば、半導体層の外周部全体を研磨除去し、更にシリコン基板のエッジ部を所定深さまで研磨除去してＳＯＩ基板等の貼合せウェーハを製造する時にあっても、半導体層がシリコン基板から剥がれることがない、良好な研磨プロファイルが得られるようにする。 - 特許庁

The insulator coating 20 is made of a silicon dioxide coating 13 and a nitride coating 14 having an etching rate smaller than that of the silicon dioxide coating 13, and a bulge 13a is formed so as to bulge to the inside from the inner circumference of the nitride coating 14 on the silicon dioxide coating 13.例文帳に追加

絶縁体被膜２０は二酸化珪素被膜１３と二酸化珪素被膜１３よりもエッチングレートの小さい窒化被膜１４とからなり、二酸化珪素被膜１３に、窒化被膜１４の内周から内側に張り出すように張り出し部１３ａが形成されている。 - 特許庁

To provide a wire breaking detector for actualizing a wire breaking detecting function, without forming an oxide film insulation isolation structure on an SOI (silicon-on-insulator) substrate and attaining reduction in the manufacturing cost, at attainment.例文帳に追加

ＳＯＩ基板上に酸化膜絶縁分離構造を形成することなく断線機能の実現を図り、その実現に際して製造費用の抑制を図れる断線検出装置の提供。 - 特許庁

A semiconductor device 1 includes: a silicon on insulator (SOI) substrate having a semiconductor base material 11, a buried insulating film 12, and a semiconductor layer 16; and a semiconductor element structure formed on the SOI substrate.例文帳に追加

半導体装置１は、半導体基材１１と埋め込み絶縁膜１２と半導体層１６とを有するＳＯＩ基板と、このＳＯＩ基板上に形成された半導体素子構造とを備える。 - 特許庁

An insulator film 55 consisting of zirconium oxide is formed on an elastic layer 50 (silicon dioxide film 51) by carrying out thermal oxidation of a zirconium layer, and then annealing of the insulator film 55 is carried out at a temperature below the highest temperature when thermal oxidation of the zirconium layer is carrier out.例文帳に追加

弾性膜５０（二酸化シリコン膜５１）上に、ジルコニウム層を熱酸化して酸化ジルコニウムからなる絶縁体膜５５を形成し、その後、ジルコニウム層を熱酸化する際の最高温度以下の温度で、絶縁体膜５５をアニール処理する。 - 特許庁

A method to form a SiGe/SOI structure contains a process in which an on-insulator silicon substrate comprising a buried oxide layer is provided, a process in which a silicon germanium layer is deposited on the substrate and a process in which the silicon germanium layer on the substrate is annealed for a time of at least 1 sec at a temperature of at least 1,050°C.例文帳に追加

本発明によるＳｉＧｅ／ＳＯＩ構造を形成する方法は、埋め込み酸化物層を含む絶縁体上シリコン基板を提供する工程と、基板にシリコンゲルマニウム層を堆積する工程と、基板上の該シリコンゲルマニウム層を少なくとも１０５０℃の温度で少なくとも１秒の時間、アニーリングする工程とを包含する。 - 特許庁

Further, a bulk-MISFET includes: a gate electrode 35b provided on a silicon substrate 1 interposing a gate insulator film 16 thicker than the gate insulator film 15; and an elevated layer 25 configuring a source and drain provided on a semiconductor substrate 1 at both sidewalls of the gate electrode 35b.例文帳に追加

また、バルク−ＭＩＳＦＥＴは、シリコン基板１上にゲート絶縁膜１５より厚いゲート絶縁膜１６を介して設けられたゲート電極３５ｂと、ゲート電極３５ｂの両側壁側の半導体基板１上に設けられたソース・ドレインを構成する積上げ層２５とを有している。 - 特許庁

A three-dimensional structure 3, having an effective refractive index determined by proportionally distributing a refractive index of a material and that of space based on the area ratio, is formed by preparing a substrate having an electrical insulating layer with a semiconductor material deposited thereon, for example, an SOI (silicon on insulator) substrate composed of silicon wafer/silicon oxide layer/silicon layer, and etching the semiconductor material.例文帳に追加

電気絶縁層の上に半導体材料が成膜された基板、例えば、シリコンウエハ／シリコン酸化層／シリコン層からなるＳＯＩ（シリコン・オン・インシュレータ）基板を用意し、半導体材料にエッチングを施して、材料の屈折率および空間の屈折率を面積比率で比例配分することにより定まる実効屈折率を有する三次元構造体３を形成する。 - 特許庁

An insulating layer 2 and an SOI(semiconductor-on-insulator) layer 3 are formed on a silicon substrate 1 for the formation of an SOI substrate, where a channel region 19, LDD(lightly-doped drain) regions 15a, and source/drain junction regions 17 and 18 are formed on the SOI layer 3.例文帳に追加

シリコン基板１上に絶縁層２,ＳＯＩ層３が形成されたＳＯＩ基板において、ＳＯＩ層３にチャネル領域１９,ＬＤＤ領域１５aおよびソース／ドレイン接合領域１７,１８とを形成する。 - 特許庁

A magnetic coupling circuit Z is configured by layering in order a soft magnetic substance 3, a coil 4, an insulator 5, a coil 6 and a soft magnetic substance 8 via an insulating film 2 on a silicon substrate 1.例文帳に追加

磁気結合回路Ｚが、シリコン基板１上に絶縁膜２を介して軟磁性体３、コイル４、絶縁体５、コイル６、軟磁性体８を順に積層して構成されている。 - 特許庁

To provide an SOI (silicon on insulator) wafer which has high film thickness uniformity and sufficient micro roughness and which is suitable for manufacturing a high speed device, and to provide a manufacturing method of the wafer.例文帳に追加

高い膜厚均一性と良好なマイクロラフネスの両方を有し、高速デバイスの作製に適したＳＯＩウェーハ及びその製造方法を提供することを目的とする - 特許庁

The respective MEMS tilting mirrors of the two-dimensional array tilt and rotate around two non-identical lines and are hung by plural suspension arms mounted to substrate of silicon on insulator.例文帳に追加

２次元アレイの各ＭＥＭＳチルトミラーは、２つの非同一線上軸を中心にチルト回転し、絶縁体上シリコン基板に取付けられた複数のサスペンションアームによって吊られている。 - 特許庁

To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part.例文帳に追加

論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。 - 特許庁

In a second mode, the radiation detector has a silicon-on insulator PNPN diode structure and latch-up occurs only in response to incident radiation in the radiation detector.例文帳に追加

第２の態様は、シリコン・オン・インシュレータＰＮＰＮダイオード構造を備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、放射線検出器である。 - 特許庁

To provide a silicon on insulator (SOI) substrate which suppresses the deterioration of element characteristics even though formation regions of contact holes are overlapped with an element isolation region, and to provide a semiconductor device using the SOI substrate.例文帳に追加

コンタクトホールの形成領域が素子分離領域と重複しても、素子特性の劣化を抑制できるＳＯＩ基板とこのＳＯＩ基板を用いた半導体装置とを提供する。 - 特許庁

To provide a silicon on insulator structure having a device layer which is substantially free of defects caused by vacancies of a crystal lattice or agglomeration of self-interstitial atoms in silicon and involves an axially symmetric region substantially having a width in a radial direction.例文帳に追加

結晶格子の空孔またはシリコンの自己格子間原子の凝集から生じる欠陥を実質に含まない、実質的な半径方向の幅の軸対称領域を含有するデバイス層を有するシリコン・オン・インシュレーター構造体の提供。 - 特許庁

An insulator 30a which is formed on the side wall of a first trench 34a from the surface of a silicon layer 40b up to the specified depth is formed with a thickness larger than that of the insulator 30b of a second trench 34b from the specified depth up to an oxide film 40a.例文帳に追加

シリコン層４０ｂの表面から所定の深さまでの第一トレンチ３４ａの側壁に形成されている絶縁体３０ａを、所定の深さから埋め込み酸化膜４０ａまでの第二トレンチ３４ｂの絶縁体３０ｂより厚く形成する。 - 特許庁

To readily and in approximation compute interface state density on the interface of an SOI(silicon-on-insulator) thin-film and an insulating layer, in an SOI substrate, even when impurity concentration in the SOI thin-film cannot be obtained accurately.例文帳に追加

ＳＯＩ薄膜中の不純物濃度が正確に求められない場合にも、ＳＯＩ基板のＳＯＩ薄膜と絶縁層との界面における界面準位密度を簡便にかつ近似的に算出する。 - 特許庁

This charge coupled device, having a single layer gate electrode structure, comprises a gate insulator film 10 formed on a silicon substrate 1; a plurality of barriers 20, consisting of an insulator, formed on the gate insulator film 10; and recess gate electrodes 30, arranged between adjacent ones of the barriers 20, having side faces formed along side portions of the barriers 20.例文帳に追加

この電荷結合素子は、単層のゲート電極構造を有する電荷結合素子であって、シリコン基板１上に形成されたゲート絶縁膜１０と、ゲート絶縁膜１０上に形成された絶縁物からなる複数の隔壁２０と、隣接する隔壁２０間に配置され、隔壁２０の側部に沿って形成された側面を有する凹形状のゲート電極３０とを備えている。 - 特許庁

In a third mode, a silicon-on insulator radiation detector has a silicon layer formed on the insulating substrate, the silicon layer has the PNPN structure and a gate layer formed thereon, the gate layer has a PN gate, and latch-up occurs only in response to incident radiation in the radiation detector.例文帳に追加

第３の態様は、絶縁基板上に形成されたシリコン層を備えており、このシリコン層が、ＰＮＰＮ構造とＰＮＰＮ構造の上に形成されたゲート層とを備え、このゲート層がＰＮゲートを備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、シリコン・オン・インシュレータ放射線検出器である。 - 特許庁

The gyro includes a substrate 16 having an insulator layer; a silicon waveguide 16 formed on the insulator layer; and a resonator 18 bonded to the silicon waveguide, and constituted so that a part of the first light beam is circulated in the first reverse propagation direction, and that a part of the second light beam is circulated in the second reverse propagation direction.例文帳に追加

ジャイロは、絶縁体層を有する基板（１６）と、絶縁体層に形成されるシリコン導波管（１６）と、シリコン導波管に結合され、第１の光ビームの一部分を第１の逆向き伝搬方向に循環させ、第２の光ビームの一部分を第２の逆向き伝搬方向に循環させるように構成された共振器（１８）とを備える。 - 特許庁

At normal etching, the silicon plate 7 and the vacuum reactive vessel 1 are controlled for temperature, with the silicon plate 7 acting as an insulator while controlled to the temperature of vacuum reactive vessel 1 or above, for preventing formation of a deposition film on the vacuum plane of the silicon plate 7.例文帳に追加

通常のエッチング時においては、更にこのシリコン製プレート７と真空反応容器１との温度を制御し、シリコン製プレート７を絶縁体として作用させ、且つ真空反応容器１の温度以上に制御することで、シリコン製プレート７の真空面にデポジション膜が形成されることを防止する。 - 特許庁