「Tr.」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

When the switching element Q is off, the primary capacitor C1 is charged by the transformer Tr.例文帳に追加

スイッチング素子Ｑがオフのとき、トランスＴｒにより一次コンデンサＣ１が充電される。 - 特許庁

After resetting a capacitor Ce by a TR M1, a charge transfer TR M5 is conductive to transfer charges obtained by photoelectric conversion at a photo diode PD to the capacitor Ce, where the charges are stored.例文帳に追加

トランジスタＭ１によるコンデンサＣｅのリセット後に、電荷転送用トランジスタＭ５をオンとしてフォトダイオードＰＤで光電変換された電荷をコンデンサＣｅに転送して蓄積させる。 - 特許庁

An N-MOS TR 4 is turned off when the level of the input signal is the power supply level, and the TR 4 acts like a discharge current source that is controlled by a discharge current control circuit 2 when the input signal is at a ground GND level.例文帳に追加

一方、N-MOSトランジスタ４は、入力信号が電源レベルの時はオフになり、GNDレベルの時、放電電流制御回路２により制御される放電電流源として動作する。 - 特許庁

The CMOS output circuit is configured with switches to select setting of the VDD level or the VSS level to gates of a PMOS transistor(TR) and an NMOS TR that decide the output voltage at shut-down.例文帳に追加

シャットダウン時の出力電圧を決定するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲートをＶＤＤもしくはＶＳＳを選択できるようなスイッチを用いた構成とする。 - 特許庁

The resistance of the NMOS TR 15 depends on a bias circuit 16 that supplies a bias voltage VB corresponding to selection control signals SC1-SCn to the gate of the NMOS TR 15.例文帳に追加

ＮＭＯＳトランジスタ１５の抵抗値は、選択制御信号ＳＣ１〜ＳＣｎに応じたバイアス電位ＶＢをＮＭＯＳトランジスタ１５のゲートに供給するバイアス回路１６により定まる。 - 特許庁

At this time, a collector/emitter voltage of the TR Q1 in turned-off state, equal to a gate/source voltage of a MOS TR M1 results in decreasing the output current I_1 and the current I_2.例文帳に追加

この時トランジスタＱ１のコレクタ・エミッタ間電圧が、ＭＯＳトランジスタＭ１のゲート・ソース間電圧となり、出力電流Ｉ１、更に電流Ｉ２の電流値は小さくなる。 - 特許庁

A MOS TR 9 and a MOS TR 10 are p channel MOS TRs having exactly the same gate length and gate width and form a current mirror circuit CT1.例文帳に追加

ＭＯＳトランジスタ９とＭＯＳトランジスタ１０とは、ゲート長及びゲート幅が同一の全く同様な、ｐチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ１を形成している。 - 特許庁

When the charging voltage of a capacitor Cb exceeds an on-threshold voltage with a transistor Tr off, the transistor Tr is turned on and input voltage Vin is applied to primary winding Np on the primary side.例文帳に追加

トランジスタＴｒのＯＦＦ時にコンデンサＣｂの充電電圧がＯＮ閾値電圧を上回るとトランジスタＴｒがＯＮし、１次側の１次巻線Ｎｐに入力電圧Ｖｉｎが印加される。 - 特許庁

Since the emitter and the base of the 1st TR 1 are terminated by a low impedance, a delay in an interrupting current due to a storage effect of the 1st TR 1 can considerably be improved.例文帳に追加

これにより、第１のトランジスタ１のエミッタ、ベース間が低インピーダンスで終端した形となるため、第１のトランジスタ１の蓄積効果による遮断電流の遅延が大幅に改善される。 - 特許庁

The thickness Ta of the absorber pattern and a reference value Tr are compared (s5), and when the relationship: Ta≥Tr is satisfied, the thickness Ta is adopted, and the reflection-type exposure masks are manufactured (s6).例文帳に追加

そして、吸収体パターンの厚さＴａと基準値Ｔｒとを比較し（ｓ５）、Ｔａ≧Ｔｒである場合、厚さＴａを採用して反射型露光マスクを製造する（ｓ６）。 - 特許庁

When a fire alarm system is constituted by only fire alarms TRs of the present embodiment, control parts 1 of all the fire alarms TRs select and perform a first transmission/reception control mode.例文帳に追加

本実施形態の火災警報器TRのみで火災警報システムが構成される場合、全ての火災警報器TRの制御部１は第１の送受信制御モードを選択して実行する。 - 特許庁

A detection means 14 outputs a DC voltage proportional to a level of the oscillated signal outputted from a collector of an oscillation transistor(TR) 1 to a base of a control TR 21s.例文帳に追加

発振トランジスタ１のコレクタから出力される発振信号のレベルに比例する直流電圧が、検波手段１４から出力されて、制御トランジスタ２１ａのベースに入力される。 - 特許庁

A thermal fuse F which releases a lighting circuit 18 when a temperature of either of an LED 22 or a transistor Tr exceeds a predetermined temperature is provided on a side of a lighting circuit board.例文帳に追加

ＬＥＤ22とトランジスタTrとの少なくともいずれか一方の温度が所定温度以上になると点灯回路18を開放する温度ヒューズＦを、点灯回路基板側に設ける。 - 特許庁

A transistor detection circuit 15 provided with a transistor(TR) 15a receives a reception signal by a reception antenna 13 through a preamplifier circuit 14 employing a TR 14a for its amplifier element.例文帳に追加

トランジスタ１５ａを備えたトランジスタ検波回路１５には、受信アンテナ１３による受信信号が、トランジスタ１４ａを増幅要素とした前置増幅回路１４を通じて与えられる。 - 特許庁

A tr and tf variable means 13 outputs a modulation signal 35 formed by changing the rising tr and the falling tf of the input signal 34 according to the sine wave 30.例文帳に追加

ｔｒ，ｔｆ 可変手段１３は、入力信号３４の立ち上がりｔｒおよび立ち下がりｔｆを正弦波３０に従って変化させた変調信号３５を出力する。 - 特許庁

A MOS TR 11 and a MOS TR 12 are n channel MOS TRs and form a current mirror circuit CT2 and the current ratio is 1:A when the gate voltages are equal.例文帳に追加

ＭＯＳトランジスタ１１とＭＯＳトランジスタ１２とは、ｎチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ２を形成しており、同一ゲート電圧の場合の電流比は１：Ａである。 - 特許庁

When setting the trace line TR, contraction operation of the boom is performed together with falling-down operation of the boom to lower and move the tip part of the boom along the trace line TR.例文帳に追加

そして、トレース線ＴＲを設定しているとき、ブームの倒伏作動に併せてブームの収縮作動を行わせることにより、ブームの先端部をトレース線ＴＲに沿って下降移動させる。 - 特許庁

Then a control circuit 50 corrects the control voltage given to the gates of a load driving MOS TR 11 and the current mirror MOS TR 13, on the basis of the result of comparison by the comparator circuit.例文帳に追加

そして制御回路５０が負荷駆動用ＭＯＳトランジスタ１１とカレントミラーＭＯＳトランジスタ１３とのゲートへの制御電圧をこの比較回路による比較結果に基づいて補正する。 - 特許庁

Thus, without reducing the lengths of tr and tf (i.e., without making the gradients of the rising/falling of pulse waveforms steep), the intervals of sustaining pulses to be applied to the pair of display electrodes are made short.例文帳に追加

これにより、tr、tfを短くせずに（すなわちパルス波形の立ち上がり・立ち下がりの勾配を急にせずに）一対の表示電極に印加する維持パルスの間隔を短くする。 - 特許庁

The amplifier 40 supplies a bias current flowing to a 1st transistor(TR) 24 and a feedback signal to control a bias current flowing to a 2nd TR 46 and that is a mirror current.例文帳に追加

増幅器（４０）は、第１トランジスタ（２４）を流れるバイアス電流と、第２トランジスタ（４６）を流れるミラー化されたバイアス電流とを制御するためのフィードバック信号を供給する。 - 特許庁

The collector terminal C of a transistor Tr is connected to the overheat protecting resistor R2; the emitter terminal E of the same is connected to a current-detecting resistor R3; and the base terminal B of the same is connected to a constant-voltage circuit 21.例文帳に追加

トランジスタTrのコレクタ端子Ｃを過熱保護抵抗器R2に接続し、エミッタ端子Ｅを電流検出抵抗器R3に接続しかつベース端子Ｂを定電圧回路21に接続する。 - 特許庁

When the output of a drive circuit 33 decreases to low level, while a drive TR T1 is off, a drive TR T2 turns off and an inductive load L1 generates a counterelectromotive force.例文帳に追加

駆動用トランジスタＴ１がオフしている状態で駆動回路３３の出力がローレベルになると、駆動用トランジスタＴ２がオフして誘導性負荷Ｌ１から逆起電力が発生される。 - 特許庁

Furthermore, since the TR T4 is a component of the current mirror circuit, the TR T4 has immunity against a characteristic fluctuation due to a temperature change and can be formed in the semiconductor chip without much increasing its area.例文帳に追加

また、カレントミラー回路であるので、温度変化による特性の変動に対する耐性があり、また、それほど面積を増大させることなく半導体チップ内に形成することができる。 - 特許庁

Consequently, the output of an inverter I2 goes down to a low level, a P type TR P1 turns on, and an N-type TR N1 turns off, so that the potential of the read bus line RB varies from the low level to the high level.例文帳に追加

これによりインバータＩ２の出力はロウとなり、Ｐ型トランジスタＰ１はオン、Ｎ型トランジスタＮ１はオフし、リードバス線ＲＢの電位はロウからハイへと変動する。 - 特許庁

A drain of a transistor TR 5 is connected to a high level Vcc 3 higher than a threshold voltage of the transistor TR 4, a source is connected to the node D, and a gate is connected to the input node C.例文帳に追加

トランジスタＴｒ５は、ドレインがトランジスタＴｒ４の閾電圧より高い高電位Ｖｃｃ３に接続し、ソースがノードＤに接続し、ゲートが入力ノードＣに接続している。 - 特許庁

The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7.例文帳に追加

メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。 - 特許庁

A CMOS buffer circuit is configured with a 1st conductivity type 1st CMOS transistor(TR) 1 and a 2nd conductivity type 2nd CMOS TR 2 connected in series between a power supply and ground.例文帳に追加

電源とグランド間に直列に接続された第１導電型の第１のＭＯＳトランジスタおよび第２導電型の第２のＭＯＳトランジスタによりＣＭＯＳバッファ回路が構成される。 - 特許庁

Thereby a 1st standard auxiliary drive TR N500 and the TR N508 are activated in a low voltage mode.例文帳に追加

出力駆動回路が引き込む電流の速度（ｄｉ／ｄｔ）が低下する低電圧動作モードでは、標準および整相予備駆動回路が相互に機能し各予備駆動ノードを駆動する。 - 特許庁

To provide a deflection circuit control device that a horizontal output transistor(TR) is operated at a minimum power consumption at all times so as to prevent the horizontal output TR from being destroyed, even in an abnormal state.例文帳に追加

常に最小の消費電力で水平出力トランジスタを動作させ、かつ異常状態でも水平出力トランジスタの破壊を防止する偏向回路制御装置を提供。 - 特許庁

As a result, it is possible to make the fire alarms TR quickly operate in an interlocked manner when the fire occurs while enlarging the installation range of the fire alarm TR by using the relay unit RY.例文帳に追加

その結果、中継器ＲＹを利用して火災警報器ＴＲの設置範囲を拡大しつつ火災発生時には火災警報器ＴＲを速やかに連動させることができる。 - 特許庁

Then when a plus voltage is inputted to the gate of the 2nd MOS TR Q2, the gate voltage of the 5th MOS TR Q5 need not be lowered, and response characteristics are improved.例文帳に追加

よって、次に正電圧が第２ＭＯＳトランジスタＱ２のゲートに入力されたとき第５ＭＯＳトランジスタＱ５のゲート電圧を下げる必要がなく、応答特性が向上する。 - 特許庁

A voltage regulating resistor R0 for limiting the collector-emitter power loss of the power transistor TR below a rated level is connected in series between the battery 3 and the power transistor TR.例文帳に追加

バッテリ３及びパワートランジスタＴＲ間には、同パワートランジスタＴＲのコレクタ−エミッタ間の電力損失を定格に抑える電圧調整抵抗Ｒ０が直列接続されている。 - 特許庁

At this point, when the resistance value of the resistive element TR is small, one portion Izap2 of the zapping current Izap0 flows into the resistive element TR for preventing zapping from being made efficiently.例文帳に追加

このとき、抵抗素子ＴＲの抵抗値が小さければ、ザッピング電流Ｉｚａｐ０の一部Ｉｚａｐ２が抵抗素子ＴＲに流れ込み、効率良くザッピングを行なうことができない。 - 特許庁

The base of a PNP TR 14 is connected to a connecting point between the resistor 7 and a constant current source 8, a collector of the PNP TR 14 is connected to ground, and the emitter is connected to a terminal 3.例文帳に追加

また抵抗７と定電流源８の接続点にＰＮＰトランジスタ１４のベースを接続し、ＰＮＰトランジスタ１４のコレクタを接地して、エミッタを端子３と接続する。 - 特許庁

In the case of allowing each pixel to execute image pickup operation, MOS transistors(TRs) T1, T5 are turned on, a MOS TR T6 is turned off and a MOS TR T2 is driven in a subthreshold area.例文帳に追加

各画素が撮像動作を行う際、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにするとともにＭＯＳトランジスタＴ６をＯＦＦにして、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。 - 特許庁

The difference between a (signal TR+) and a (signal TR-) is obtained and an offset (TEOFS) is injected so that the center of the difference signal reaches a reference voltage in a track-off state, thereby generating a TE signal.例文帳に追加

信号ＴＲ＋と信号ＴＲ−の差をとり、トラックオフ状態で差信号のセンターが基準電圧となるようにオフセット（ＴＥＯＦＳ）を注入してＴＥ信号が生成される。 - 特許庁

The substrate processing system 1 is provided with a carrying area 6 consisting of a bottom carrying area where a carrying robot TR can move horizontally, and a central carrying area 6b where the carrying robot TR can move vertically.例文帳に追加

基板処理装置１に、搬送ロボットＴＲが水平移動可能な底部搬送エリアと、鉛直移動可能な中央部搬送エリア６ｂとからなる搬送エリア６を設ける。 - 特許庁

A first Tr chip (2) having the first Tr and a second D chip (5) having the second FD are arranged on a positive potential surface (8), and the first and second D chips are connected to an output potential surface (12).例文帳に追加

第１Ｔｒを持つ第１Ｔｒチップ（２）と第２ＦＤを持つ第２Ｄチップ（５）を正電位面（８）上に配置し、第１、第２Ｄチップを出力電位面（１２）と接続する。 - 特許庁

Since a source-gate voltage of the source follower TR 8 is clamped at a prescribed voltage and a maximum electric field applied to the gate oxide film is reduced, the TR with a thin gate oxide film thickness can be used.例文帳に追加

ソースホロアトランジスタ８のソース・ゲート間電圧が所定電圧でクランプされ、ゲート酸化膜に加わる最大電界が低下するので、ゲート酸化膜厚の薄いトランジスタを使用可能である。 - 特許庁

On a platter-shaped optical recording medium D, primary information is recorded along a track TR, additional information Ainf is recorded by the modulation of TRP, which is an interval of the track TR.例文帳に追加

円盤状の光記録媒体Ｄであって、トラックＴＲに沿って主情報が記録され、トラックＴＲの間隔ＴＲＰの変調によって付加情報Ａinf が記録されている。 - 特許庁

In the case of allowing each pixel to execute reset operation, the MOS TRs T1, T5 are turned off, the MOS TR T6 is turned on and the gate voltage of the MOS TR T2 is fixed.例文帳に追加

各画素がリセット動作を行う際、ＭＯＳトランジスタＴ１，Ｔ５をＯＦＦにするとともにＭＯＳトランジスタＴ６をＯＮにしてＭＯＳトランジスタＴ２のゲート電圧を一定にする。 - 特許庁

By closing the power supply switch 9, the base electric potential of transistor Tr becomes GND level, and the transistor Tr works off-action then the electric current is not passed to the relay coil 7a and the relay contact 7b is opened.例文帳に追加

電源スイッチ９が閉じると、トランジスタＴｒのベース電位がＧＮＤレベルとなり、トランジスタＴｒがオフ動作し、リレーコイル７ａに電流が流れなくなり、リレー接点７ｂが開く。 - 特許庁

Succeedingly, a TR M6 is conductive and the TR M3 is turned on to output a signal corresponding to the charges, by a field shutter function stored in the capacitor Ce to the CDS circuit 5.例文帳に追加

続いて、トランジスタＭ６をオンとし、かつ、トランジスタＭ３をオンさせてコンデンサＣｅに蓄積されたフィールドシャッター機能による電荷に対応した信号をＣＤＳ回路５へ出力させる。 - 特許庁

The gate of a P-MOS TR M2 is connected to the gate of the TR M2, the source is connected to the power supply (Vcc) terminal (not shown) and the drain is connected to one terminal of a resistor R1.例文帳に追加

Ｐ−ＭＯＳトランジスタＭ３のゲートはトランジスタＭ２のゲートに、それのソースは電源（Ｖｃｃ）端子（図示せず）に、それのドレインは抵抗Ｒ１の一端に、それぞれ接続されている。 - 特許庁

Furthermore, a MOS TR 23 is provided in series with a MOS TR 21 being a component of a source follower circuit of the buffer circuit and a voltage being a sum of an input signal voltage Vin and a fixed voltage is applied to the gate of the MOS TR 23 to enhance the linearity of the buffer circuit.例文帳に追加

また、バッファ回路のソースフォロア回路を構成するＭＯＳトランジスタ２１に直列にＭＯＳトランジスタ２３を設け、そのゲートに入力信号電圧Ｖｉｎに固定電圧を加算した電圧を印加することにより、バッファ回路の線形性を改善するものである。 - 特許庁