「pseudo-clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The slave station extracts a value of the control data under the control of the pseudo transmission clock signal, and superimposes a monitoring data signal on the pseudo transmission clock signal.例文帳に追加

子局は、擬似伝送クロック信号の制御下で制御データの値を抽出し、監視データ信号を擬似伝送クロック信号に重畳する。 - 特許庁

Outputted is any one of an n-order differentiated signal of the pseudo clock signal, an N-fold cycle signal of the pseudo clock signal, a signal similar to a differentiated signal of the pseudo clock signal, and a signal changing an offset position in an amplitude direction of the N-fold cycle signal or a duty ratio decreased signal of the pseudo clock signal.例文帳に追加

擬似クロック信号のｎ次の微分信号、擬似クロック信号のＮ倍周期信号、擬似クロック信号の微分信号に類似した信号、擬似クロック信号のＮ倍周期信号あるいはデューティ比を減少させた信号の振幅方向のオフセット位置を変更した信号、のいずれかを出力する。 - 特許庁

To reduce the time required for detecting generation of a pseudo lock in clock data recovery.例文帳に追加

クロックデータリカバリにおいて擬似ロック発生の検出に要する時間を短縮すること。 - 特許庁

To prevent pseudo lock and to generate a clock the delay time of which is adjusted with high precision.例文帳に追加

疑似ロックを防止し、かつ高精度に遅延時間の調整されたクロックを生成する。 - 特許庁

A clock data recovery circuit includes: a receiver circuit; a PLL circuit; and a pseudo lock detection circuit.例文帳に追加

クロックデータリカバリ回路は、レシーバ回路と、ＰＬＬ回路と、擬似ロック検出回路とを備える。 - 特許庁

A pseudo random number generation circuit 12 operated in the same phase with a delay inverted clock signal U obtained by inverting the delay clock signal Z generates a delay clock selection signal S.例文帳に追加

遅延クロック信号Ｚを反転させた遅延反転クロック信号Ｕと同位相で動作する擬似乱数生成回路１２は、遅延クロック選択信号Ｓを生成する。 - 特許庁

This pseudo satellite signal transmission device in one embodiment for transmitting a navigation signal includes: four or more pseudo satellites for generating and outputting a pseudo satellite code for navigation; antennas for transmitting signals outputted from each pseudo satellite corresponding to each pseudo satellite respectively; and one clock for synchronization for providing a clock for synchronization to each pseudo satellite.例文帳に追加

本発明の一実施形態による装置は、航法信号を送信するための疑似衛星信号送信装置で、航法用疑似衛星コードを生成して出力する４個以上の疑似衛星と、前記各疑似衛星から出力された信号を前記各疑似衛星と各々対応されて送信するアンテナと、前記各疑似衛星に同期用クロックを提供する１つの同期用クロックを含む。 - 特許庁

To provide a clock dynamic switching control device that is capable of checking a standby system of a clock supply unit by generating pseudo failure of a clock in operating an information processing system and preventing an output stop of the clock due to failure of a clock failure detection circuit in a DCS.例文帳に追加

情報処理システムの運用中にクロックの擬似障害を発生させてクロック供給部の待機系を点検でき、またＤＣＳのクロック障害検出回路の障害によるクロックの出力停止を予防する。 - 特許庁

To provide a pseudo random pulse generator, a radio transmitter and a radio receiver capable of simultaneously calculating plural pseudo random words by every clock pulse, reducing clock pulses or enhancing calculation speed of the pseudo random pulse generator.例文帳に追加

クロックパルス毎に複数の疑似ランダム語を同時に算出することができ、クロックパルスを低減するか、又は、疑似ランダムパルス発生器の計算速度を高めることができる疑似ランダムパルス発生器乃至無線送信機乃至無線受信機を提供すること。 - 特許庁

An pseudo-random modulation circuit which subjects the frequency of switching clock signals of a switching power supply circuit to the pseudo-random modulation is introduced, so as to intentionally give jitters to the switching clock signals.例文帳に追加

スイッチング・レギュレータ電源回路のスイッチ・クロックの周波数を擬似ランダム変調する擬似ランダム変調回路を導入することにより、スイッチ・クロックに意図的に揺らぎ（ジッタ）を与えるようにした。 - 特許庁

A clock domain straddle analysis part 111 analyzes a clock domain straddle part that is a boundary of each clock domain based on circuit data of the asynchronous circuit, and a pseudo-metastable generation circuit insertion part 113 generates circuit data wherein a pseudo-metastable generation circuit generating a signal in time of a metastable in a pseudo state is inserted in a following stage of the clock domain straddle part.例文帳に追加

非同期回路の回路データに基づいてクロックドメイン跨り解析部１１１がクロックドメインのそれぞれの境界であるクロックドメイン跨り箇所を解析し、疑似メタステーブル発生回路挿入部１１３がクロックドメイン跨り箇所の後段にメタステーブル時の信号を疑似的に発生する疑似メタステーブル発生回路を挿入した回路データを生成する。 - 特許庁

The asynchronous circuit which processes an asynchronous signal that is not synchronous to a clock pulse string of a CPU side of the invention comprises a pseudo-clock generating means 13, which receives the asynchronous signal as an input signal and generates a pseudo-clock based on the input signal.例文帳に追加

本発明のＣＰＵ側のクロックパルス列に同期しない非同期信号を扱う非同期回路であって、非同期信号を入力信号として受け、入力信号に基づいて擬似クロックを生成する擬似クロック生成手段１３を備える。 - 特許庁

To detect a pseudo lock state when a ratio of a data rate to a clock frequency is m : n (where m ≠ 1).例文帳に追加

データレートとクロック周波数の比がｍ：ｎで、ｍが１でない場合の擬似ロック状態を検出する。 - 特許庁

To provide a pseudo dual port DRAM which performs dual-port access properly while holding a clock cycle.例文帳に追加

クロックサイクルを保持しつつ、適度なデュアルポートアクセスを行える擬似的なデュアルポート型のＤＲＡＭを提供する。 - 特許庁

To prevent generation of the pseudo phase locked state in which the phases of a reference clock and a feedback clock are stagnant in a state different by 180 degrees.例文帳に追加

ＤＬＬ回路において基準クロックと帰還クロックの位相が１８０度異なる状態で停滞する偽の位相同期状態の発生を防止する。 - 特許庁

By a pseudo-random number generation circuit 9 operating at a rising edge of a delay inversion clock signal U formed by inverting the delay clock signal Z, a delay clock selection signal S randomly selecting a delay clock signal from the delay clock signals X, Y, Z is generated.例文帳に追加

遅延クロック信号Ｚを反転させた遅延反転クロック信号Ｕの立ち上がりエッジで動作する擬似乱数生成回路９により、遅延クロック信号Ｘ，Ｙ，Ｚの中から遅延クロック信号をランダムに選択する遅延クロック選択信号Ｓを生成する。 - 特許庁

The pseudo-random modulation circuit comprises a clock delay circuit 3 which delays the first clock signals CLK1, a pseudo- random signal generating circuit 5 which generates three-bit artificial random signals SEL0-SEL2, and a multiplexer 4 which selects and outputs one delayed clock signal from among the delayed clock signals In0-In7, according to the pseudo-random signals SEL0-SEL2.例文帳に追加

擬似ランダム変調回路は、第１のクロックＣＬＫ1を遅延するクロック遅延回路３と、第１のクロックＣＬＫ1に応じて３ビットの擬似ランダム信号ＳＥＬ0〜ＳＥＬ2を発生する擬似ランダム信号発生回路５と、擬似ランダム信号ＳＥＬ0〜ＳＥＬ2に応じて遅延クロックＩｎ0〜Ｉｎ7の中、何れかの遅延クロックを選択出力するマルチプレクサ４とから構成される。 - 特許庁

The memory card 3 analyzes the frequency and phase of the clock signal, and stores the analysis results in a controller 7 as a pseudo clock signal replacing a clock signal to be used in the next transfer.例文帳に追加

メモリカード３は、そのクロック信号の周波数と位相とを解析し、次の転送に使用されるクロック信号の代わりとなる擬似クロック信号としてその解析結果をコントローラ７に格納する。 - 特許庁

A modulated signal generator 12 generates pseudo random noise, and modulates the frequencies of the clock signals generated from clock generators 6, 11 by the generated noise.例文帳に追加

変調信号発生器１２は疑似ランダムノイズを発生し、発生したノイズによって上記のクロック発生部６，１１から発生するクロック信号の周波数を変調している。 - 特許庁

To prevent pseudo lock and to generate a delayed clock whose delay time is adjusted with high precision.例文帳に追加

擬似ロックを防止し、かつ広い動作周波数範囲で高精度に遅延時間が調整された遅延クロックを生成する。 - 特許庁

A memory controller 20 generates an internal clock signal for receiving a DQ signal, based on continuous inversion signals and a reference clock signal by receiving the continuous inversion signals from a DRAM 30_2 as pseudo-clock signals.例文帳に追加

メモリコントローラ２０は、ＤＲＡＭ３０_２から擬似的なクロック信号として連続反転信号を受けて、連続反転信号及び基準クロック信号に基づいてＤＱ信号の受信用内部クロック信号を生成する。 - 特許庁

An amplitude modulated light signal, in which a pseudo random pattern synchronized with a clock is used as modulation data, is received as a signal to be measured.例文帳に追加

クロックに同期した疑似ランダムパターンを変調データとして強度変調された光信号を被測定信号として受ける。 - 特許庁

To provide a pseudo noise generation circuit capable of generating a uniform random number by an operation clock of a shift register.例文帳に追加

シフトレジスタの動作クロックで一様乱数を生成することが可能な擬似雑音生成回路を提供することを目的とする。 - 特許庁

A short pulse generator 3 and a PRBS pattern generator 4 output a short pulse train 3a synchronized with the sampling clock 2a and a pseudo random pattern 4a with a pattern identical to the above pseudo random pattern respectively.例文帳に追加

短パルス発生器３とPRBSパターン発生器４は前記サンプリングクロック２ａに同期した短パルス列３ａと前記疑似ランダムパターンと同じパターンの疑似ランダムパターン信号４ａを出力する。 - 特許庁

In this spread spectrum signal for clock, an internal clock 124 is generated by switching an output 122 of a delay element 102 as a delayed clock and a system clock 121 inputted from the outside by defining an outputted signal of a pseudo random signal generator 104 as a control signal by a selector 103.例文帳に追加

遅延したクロックである遅延素子１０２の出力１２２と、外部から入力されたシステムクロック１２１を、擬似ランダム信号発生器１０４の出力信号を制御信号とし、セレクタ１０３で切り替え、内部クロック１２４を発生させるクロックのスペクトラム拡散回路。 - 特許庁

A clock bias Be and a reception position are calculated from a pseudo distance including a clock bias error output from a GPS receiver 16, and a clock drift D is calculated based on clock bias Be of past n points or Doppler information output from the GPS receiver, and a reference clock bias Bs is estimated by using a regression expression or a Kalman filter based on the calculated clock drift D.例文帳に追加

ＧＰＳ受信機１６から出力されたクロックバイアス誤差を含む疑似距離から、クロックバイアスＢｅ及び受信位置を算出し、過去ｎ点のクロックバイアスＢｅ、またはＧＰＳ受信器から出力されるドップラー情報に基づいてクロックドリフトＤを算出し、算出されたクロックドリフトＤに基づいて、回帰式、またはカルマンフィルタを用いて基準クロックバイアスＢｓを推定する。 - 特許庁

The phase adjustment circuit 6 adjusts the delay time of the latch timing signal to be supplied to the latch circuits 3 and 4 through a clock tree circuit 7 on the basis of a comparison result between the clock and an output of a pseudo delay circuit simulated from the clock.例文帳に追加

位相調整回路６は、クロックと当該クロックから擬似する擬似遅延回路の出力との比較結果に基づいてクロックツリー回路７を通過してラッチ回路３、４へと供給されるラッチタイミング信号の遅延時間を調整する。 - 特許庁

To provide a DLL circuit, having a compact layout, capable of reliably preventing loss of lock in either of cases, when an external clock signal is disturbed, a pseudo-clock is detected and initialization is performed, and powered on.例文帳に追加

外部クロック信号が擾乱したとき、擬似ロックを検出し初期化したとき、電源を投入したとき、いずれの場合も確実にロックはずれを防止でき、レイアウトがコンパクトなＤＬＬ回路を提供する。 - 特許庁

With the pseudo clock signal, the memory card 3 receives a command and data from the host 2 or sends a response and data to the host 2.例文帳に追加

メモリカード３は、その擬似クロック信号を用いてホスト２からのコマンドやデータの受信、またはホスト２に対するレスポンスやデータの送信を行う。 - 特許庁

To provide a clock data repair circuit that restores a normal locked state from a pseudo-locked state.例文帳に追加

本発明は、誤同期状態から正常な同期状態へ復帰することが可能なクロックデータ修復回路を提供することを目的とする。 - 特許庁

The terminal 30 generates an INFO 3 signal synchronously with its own clock, properly conduct bit operation and delay processing and transmits a pseudo INFO 4 signal.例文帳に追加

端末３０は自己のクロックに同期してＩＮＦＯ３信号を生成し、適宜ビット操作および遅延処理して、擬似ＩＮＦＯ４信号を送信する。 - 特許庁

The pseudo synchronizing signal is removed and each SDTV video data signal and each clock signal of writing/reading are generated at The S/P circuits on the receiving side.例文帳に追加

受信側はＳ／Ｐ回路で擬似的な同期信号を取外し、各ＳＤＴＶ映像データ信号と書込み／読出しの各クロック信号を発生させる。 - 特許庁

A RAM 26 is a memory such as a pseudo SRAM causing the transition to a standard operating state and the low power operating state, which has a clock generator 260 inside.例文帳に追加

ＲＡＭ２６は、標準動作状態と低電力動作状態とに遷移する擬似ＳＲＡＭなどのメモリであり、内部にクロックジェネレータ２６０を有する。 - 特許庁

To accurately reproduce data by eliminating jumped values of time information due to deviation in a clock oscillation frequency of each node in the pseudo synchronization system.例文帳に追加

擬似的同期方式において、各ノードのクロック発振周波数のずれによる時間情報の値の飛び越しを無くし、データを正確に再現できるようにする。 - 特許庁

A pseudo random signal (containing all carriers) is transmitted from a pseudo random signal generating part 20 on the side of the central station, and the SNR of the carrier is measured for each detected clock cycle (noise cycle) by an SNR measuring part 34 on the terminal side.例文帳に追加

中央局側の疑似ランダム信号発生２０からの疑似ランダム信号（全てのキャリアを含む）を送信し、端末側で、先に検出したクロック周期（雑音周期）毎にキャリアのＳＮＲを、ＳＮＲ測定部３４で測定する。 - 特許庁

A pseudo random signal generator 20 at the central station side transmits a pseudo random signal (including all carriers), and an SNR measurement section 34 at the terminal side measures an SNR(signal to noise ratio) for each clock period (noise period) detected before.例文帳に追加

中央局側の疑似ランダム信号発生２０からの疑似ランダム信号（全てのキャリアを含む）を送信し、端末側で、先に検出したクロック周期（雑音周期）毎にキャリアのＳＮＲを、ＳＮＲ測定部３４で測定する。 - 特許庁

To provide a digital composite machine in which the cost can be decreased by carrying out pseudo halftone processing without using a CPU and a DSP with an operating clock of a higher frequency.例文帳に追加

デジタル複合機において、動作クロックの周波数の高いＣＰＵやＤＳＰを用いることなく、擬似中間調処理を行えるようにして、コストダウンを可能にする。 - 特許庁

The CPU of a system I/O(input-output) device B, that reads the factor of an occurred clock fault based on a pseudo signal shifts to fault processings, such as retrying, the resetting of the device B, etc.例文帳に追加

擬信号に基いて発生したクロック障害の要因を読み取ったシステムＩ／Ｏ装置ＢのＣＰＵは、リトライや装置Ｂのリセット等の障害処理に遷移する。 - 特許庁

When signals in a scan clock unit outputted from a random pattern generator 102 for generating pseudo random signals at prescribed periods are matched with patterns in a scan clock unit inputted to the scan chain 101 of the ATPG patterns, a scan clock selection decoder 103 supplies a clock for inputting the signals in a scan clock unit outputted from the random pattern generator 102.例文帳に追加

スキャンクロック選択デコーダ１０３は、所定周期の擬似ランダム信号を発生するランダムパタン発生器１０２から出力されるスキャンクロック単位の信号とＡＴＰＧテストパタンの前記スキャンチェーン１０１に入力されるスキャンクロック単位のパタンとが一致するときに、前記ランダムパタン発生器１０２から出力されるスキャンクロック単位の信号を入力するためのクロックをスキャンチェーン１０１に供給する。 - 特許庁

Respective pseudo-random number bit sequence generators 3a to 3c inside an error-rate measuring apparatus 1 generate transmission data (a) to (c) on the basis of clock pulses which are input from a clock generator 2, and they are output to digital modulation parts 4a to 4c connected at the outside.例文帳に追加

エラーレート測定装置１内の各擬似乱数ビット列発生器３ａ〜ｃは、クロック発生器２から入力されるクロックパルスに基づいて送信データａ〜ｃを生成し、外部に接続されたデジタル変調部４ａ〜ｃに出力する。 - 特許庁

PSEUDO LOCK DETECTION CIRCUIT AND METHOD, PLL CIRCUIT AND CLOCK DATA RECOVERY METHOD, COMMUNICATION APPARATUS AND METHOD, AND OPTICAL DISK REPRODUCING APPARATUS AND METHOD例文帳に追加

擬似ロック検出回路および擬似ロック検出方法、ＰＬＬ回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法 - 特許庁

The video data signals are read from FIFO memory circuits 3-1 to 3-n according to a read clock signal, a system field signal, etc., and a read reset signal from a CLK circuit 5, pseudo synchronizing signals are added to the video data signals at a P/S circuit 6 and pseudo HDTV serial digital video signals are outputted.例文帳に追加

ＣＬＫ回路５からの読出しクロック信号、システムフィールド信号等、読出しリセット信号に従って、ＦＩＦＯメモリ回路３−１〜３−ｎから映像データ信号を読出し、Ｐ／Ｓ回路６では擬似的な同期信号を付加して、擬似ＨＤＴＶシリアルデジタル映像信号を出力する。 - 特許庁

In such a manner, even if clock signal components of the clock generators 6, 11 are mixed into a video signal before A-D conversion, the components are dispersed by the pseudo random noise, therefore, they cannot be confirmed at a fixed frequency as interference fringes.例文帳に追加

これによって、例え、上記のクロック発生部６，１１のクロック信号成分がＡ／Ｄ変換前の映像信号に混入したとしても、その成分が疑似ランダムノイズで拡散されているため、干渉縞として一定のところに確認できないものとなる。 - 特許庁

Each of clock generating means 121-123 in a reception circuit 12 detects a phase difference between a received data signal and the received fastest clock signal, generates a phase information signal and selects a forward phase or a backward phase of the received fastest clock signal according to a logic level of the generated phase information signal, thereby generating a generation clock signal of a pseudo frequency of a data signal for retiming the data signal.例文帳に追加

受信回路１２内のクロック生成手段１２１〜１２３は、受信したデータ信号と受信した最速クロック信号との位相差を検出して位相情報信号を生成し、その位相情報信号の論理レベルに応じて、受信した最速クロック信号の正相又は逆相を選択することにより、データ信号をリタイミングするためのデータ信号の擬似的な周波数の生成クロック信号を生成する。 - 特許庁

A test controller 13 outputs pseudo-random data to a PLL circuit 12 for transmission, which generates a clock including random jitters, and a serializer 11 converts parallel transmission data Transmit Data into serial transmission data SO, by using the clock, and inputs the serial transmission data to a clock data recovery circuit 22 via a serial loop-back circuit 30 and a multiplexer 24.例文帳に追加

テストコントローラ１３から擬似ランダムデータを送信用ＰＬＬ回路１２に出力して、送信用ＰＬＬ回路１２でランダムなジッタを含んだクロックを生成し、シリアライザ１１でこのクロックを用いてパラレルの送信データＴｒａｎｓｍｉｔＤａｔａをシリアル送信データＳＯに変換し、シリアルループバック回路３０およびマルチプレクサ２４を経由してクロック・データリカバリ回路２２に入力する。 - 特許庁