「pseudo-clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

However, in the case that the real synchronous pulse W2 is missing due to a transmission error of the clock pulse CP, the synthesis circuit 40 gives a pseudo synchronous pulse W3 to the data processing circuit 37 in place of the missing real synchronous pulse W2.例文帳に追加

但し、クロックパルスＣＰの伝送エラーにより実同期パルスＷ２が欠落した場合には、合成回路４０は、欠落した実同期パルスＷ２に代えて疑似同期パルスＷ３を、データ処理回路３７に与える。 - 特許庁

The signal with the smallest phase deviation with respect to the system clock SYSCLK is selected from them and a wait signal with respect to access to LCD is generated with the signal as a pseudo SYSCLK signal.例文帳に追加

そして、そのうちから、システムクロックＳＹＳＣＬＫに対してもっとも位相ずれの小さな信号を選択し、それを疑似ＳＹＳＣＬＫ信号として、例えばＬＣＤへのアクセスに対するウエイト信号等を生成する。 - 特許庁

In the pseudo lock state when the ratio of the data rate to the clock frequency is m : n (wherein m ≠ 1), a clock signal delayed for a prescribed time by a buffer 171 can take any value of (0) and (1) in order to prevent a meta-stable state in a leading edge of a data signal received by an out of period detection section 102.例文帳に追加

データレートとクロック周波数の比がｍ：ｎで、ｍが１でない場合の擬似ロック状態にあるとき、周期ずれ検出部１０２に入力されるデータ信号の立ち上がりエッジにおいて、メタステーブルを防ぐために、バッファ１７１によって所定時間遅延されたクロック信号は、（０）と（１）とのいずれの値もとりうる。 - 特許庁

An HW (Hardware) emulator part 106 operates the asynchronous circuit constructed on an FPGA (Field Programmable Gate Array) by a plurality of clock signals based on the circuit data while generating a signal in time of the metastable from the pseudo metastable generation circuit 300.例文帳に追加

ＨＷエミュレータ部１０６が、当該回路データに基づいてＦＰＧＡ上に構築された非同期回路を疑似メタステーブル発生回路３００からメタステーブル時の信号を発生させつつ複数のクロック信号により動作させる。 - 特許庁

As a result, a pseudo-lock is prevented in a timing recovery PLL 54 drawing the phase of a clock signal CLK into a judgment signal S13 outputted from an adder 62 based on the output signal S11 and the feedback signal S12.例文帳に追加

この結果、出力信号Ｓ１１と帰還信号Ｓ１２に基づいて加算器６２から出力される判定信号Ｓ１３にクロック信号ＣＬＫの位相引き込みを行うタイミングリカバリＰＬＬ５４における疑似ロックを防ぐ。 - 特許庁

The pseudo device is constituted of a RAM 2, a central processing unit 3, an IEEE 1394 interface part 4, a ROM 5 in which an execution program is stored, an interface part 6 to control the equipment, a clock 7, a power source 8 and an external part 9.例文帳に追加

疑似デバイス装置はＲＡＭ２、中央演算処理装置３、１３９４インタフェイス部４、実行プログラムが格納されているＲＯＭ５、機器をコントロールするためのインタフェイス部６、クロック７、電源８、外部ポート９からなる。 - 特許庁

Thereby, even if a clock terminal, an address terminal, and a command terminal are connected commonly among a plurality of semiconductor memory devices in a test time in a wafer state, since a clock signal can be received from the data input/output terminal DQ, a code performing pseudo minute adjustment of reference voltage can be supplied individually for each chip.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

Accordingly, during the test in a wafer state, even if clock terminal, address terminal, and command terminal are commonly connected among the plurality of semiconductor storage devices, since the clock signal can be received from the data input/output terminal DQ, a code for performing fine adjustment of the reference voltage in a pseudo-manner can be supplied by chips.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

In the present invention, a clock offset may be found in every of the same kinds of signal groups, and the bias between the signals may be measured based on a difference therebetween, so as to carry out the positioning computation using the pseudo-distance corrected by the measured bias between the signals.例文帳に追加

また、本発明は、同じ種類の信号グループ毎にクロックオフセットをそれぞれ求め、その差から前記信号間バイアスを測定し、該測定した信号間バイアスで補正を行った擬似距離を用いて測位演算を行うようにしても良い。 - 特許庁

A linear regression equation is formed which has, as object variables, respective input observation values, that is, carrier phases of L1 waves as to respective selected GPS satellites, carrier waves of L2 waves, code pseudo ranges of C/A codes, code pseudo ranges of PY codes, clock error information, ionization layer delay information, and troposphere delay information, and includes integer bias and the receiver position as explanatory variables.例文帳に追加

入力された各観測値、すなわち、選定された各ＧＰＳ衛星に対するＬ１波のキャリア位相、Ｌ２波のキャリア位相、Ｃ／Ａコードのコード擬似距離、ＰＹコードのコード擬似距離、時計誤差情報、電離層遅延情報、対流圏遅延情報を目的変数とし、整数値バイアス、および受信機位置を説明変数に含む線形回帰方程式を構成する。 - 特許庁

A reference macro 15 comprises a PLL (phase locked loop) 16 and clock buffers (buffers for sharing in claims) 17 and 18, and has pseudo interconnections 21 and 22 alternative to those corresponding to interconnections of conventional macros 32, 33, and 34 for data communication as shown in the figure.例文帳に追加

基準マクロ１５は、ＰＬＬ１６とクロックバッファ（請求項における分配用バッファ）１７，１８から構成され、前述した図１０，１１の従来例におけるデータ通信用マクロ３２、３３，３４の配線に対応した配線に変わる擬似配線２１，２２を有している。 - 特許庁

A frequency-voltage converter 11 detects a frequency of a reference clock signal outputted from a voltage controlled oscillator 9 as a frequency of a reference pseudo noise code and adjusts a cut-off frequency of low pass filters 4, 5.例文帳に追加

周波数−電圧変換器１１により、電圧制御発振器９から出力される基準クロック信号の周波数を参照用疑似雑音符号の周波数として検出し、その値に基づいて低域通過フィルタ４、５のカットオフ周波数を調整する。 - 特許庁

The switch 103 functions as a means for forcibly separating the pseudo load generation part 104 from the output power source of the DC/DC converter 101 when a system clock gate signal 4 indicates that the ASIC 2 has actually got into the active state, namely, at a high level.例文帳に追加

スイッチ１０３は、システムクロックゲート信号４が実際にアクティブ状態に移行したことを示した場合、つまりハイレベルの場合に擬似負荷生成部１０４を強制的にＤＣ／ＤＣコンバータ１０１の出力電源から切り離す切断手段として機能する。 - 特許庁

To attain pseudo clock technology which can be attained with the actual time even when errors are included in the estimation of predicted propagation time without utilizing complex delay model by utilizing positioning signals of various frequencies, although the conventional technology can not be attained unless various delay models are utilized.例文帳に追加

擬似時計技術はこれまではさまざまな遅延モデルを用いなければ実現できなかったが、本発明は、複数周波数の測位信号を用いることにより複雑な遅延モデルを用いなくても実時間で、予測伝搬時間の推定に誤差が含まれていても実現する。 - 特許庁

A master station output part 135 outputs serial pulse-like voltage signals to a data signal line by setting a power supply voltage Vx in the latter half of one cycle of a clock and setting the voltage level Vx/2 or pseudo ground level '0+' in the first half corresponding to the value of the control signal.例文帳に追加

親局出力部１３５は、クロックの１周期の後半を電源電圧Ｖｘとし、前半を制御信号の値に応じて電圧レベルＶｘ／２又は擬似的なグランドレベル０＋とすることにより、直列のパルス状電圧信号をデータ信号線に出力する。 - 特許庁

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side.例文帳に追加

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。 - 特許庁

The random number generator 100 includes: a temperature sensor 126 for detecting ambient temperature; and a long period sequence generation circuit 130 for generating a long period sequence comprising clock-synchronized pseudo-random numbers, and starting generation of the long period sequence when the temperature detected by the temperature sensor 126 reaches a threshold.例文帳に追加

本発明に係る乱数発生装置１００は、周辺温度を検知する温度センサー１２６と、クロックと同期した擬似乱数からなる長周期系列を発生する長周期系列発生回路であって、上記温度センサー１２６により検知された温度が閾値に達した時点で上記長周期系列の発生を開始する長周期系列発生回路１３０と、を備えている。 - 特許庁