「synchronization output」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

An interaction control part 3 refers to the SIRDB 4, searches a robot action command to be performed with respect to the user using the communication rhythm and the communication synchronization degree in accordance with the rules, and controls the output part 5 based on the searched robot action command.例文帳に追加

インタラクション制御部３は、ＳＩＲＤＢ４を参照し、そのルールに従ってコミュニケーションリズムとコミュニケーション同調度合を用いてユーザに対して行うべきロボットアクションコマンドを探索し、探索されたロボットアクションコマンドに基づいて出力部５を制御する。 - 特許庁

To provide a transmitting apparatus, a receiving apparatus, a video transmission apparatus and a camera system capable of achieving low delay video transmission in which a transmission delay jitter in an asynchronous transmission line can be dealt with and a video output synchronized with a synchronization signal input can be obtained.例文帳に追加

非同期伝送路の伝送遅延のジッタに対応可能で、かつ、同期信号入力に同期した映像出力を得ることできる低遅延映像伝送を実現できる送信装置、受信装置、映像伝送装置、およびカメラシステムを提供する。 - 特許庁

The transfer control section performs control to read signal charges from a transfer register in response to input of an element selection pulse and delays the element selection pulse in synchronization with a switching timing pulse of the solid-state image sensors to cause any other solid-state image sensor to perform output.例文帳に追加

転送制御部は、素子選択用パルスの入力で、信号電荷を転送レジスタから読み出す制御を行うと共に、固体撮像素子の切換えタイミングパルスに同期して素子選択用パルスを遅延させて別の固体撮像素子に出力させる。 - 特許庁

To realize a low jitter operation in a PLL or a DLL circuit by properly detecting the synchronization of two signals, a reference clock signal and a clock signal to be compared therewith, with a phase differential signal being continuously output by a phase comparator which compares the phases of these two signals.例文帳に追加

基準クロック信号と比較対象となるクロック信号の両者の位相を比較する位相比較器から位相差信号が出力され続けるＰＬＬ回路又はＤＬＬ回路にあって、両信号の同期を適切に検出して低ジッタ動作を実現する。 - 特許庁

To conduct a low bit-rate voice coding/decoding for a voice codec of digital mobile communication and for a voice synthesizer so as to voice output of various equipment, by eliminating the occurrence of pitch errors, using a long-range prediction for the coding of pitch synchronization.例文帳に追加

ディジタル移動通信のための音声コーデックや、各種機器の音声出力のための音声合成器において、ピッチ同期の符号化に長期予測を用いてピッチ誤りが起らないようにすることによって、低ビットレートの音声符号化・復号化を行う。 - 特許庁

When rotating the rotor 11, this switches the energization of each phase in order with open control where the synchronization does not step out until the control value comes to a specified value while counting the number of times of energization of each phase, thereby rotating the output shaft to the target rotational position.例文帳に追加

ロータ１１を回転駆動する際は、各相の通電回数をカウントしつつ、そのカウント値が所定のカウント値になるまで同期が脱調しないオープン制御で各相の通電を順次切替え、出力軸を目標の回転位置へ回転させる。 - 特許庁

To provide an electronic endoscope processor and an electronic endoscope system, available in compact size and at a low price, that can simultaneously output the main and subordinate relational images as digital signals formed by respective endoscopes in synchronization with their external conditions.例文帳に追加

安価であってかつ大型化を回避しつつも主従関係にある各電子内視鏡で撮像された画像をデジタル信号として外部に同期を合わせつつ同時出力することが可能な電子内視鏡用プロセッサおよび電子内視鏡システムを提供すること。 - 特許庁

In an output circuit (6) that converts read parallel data into serial data to output the data, among a plurality of serially connected storage circuits operated in synchronization with clock signals for data conversion, a first storage circuit constitutes a storage stage by one latch (33 and 24, 34 and 24), and other storage circuits constitute storage stages by master and slave latches (30, 31, and 32).例文帳に追加

読み出したデータを並列から直列に変換して出力する出力回路（６）における、データ変換を行なうための夫々クロック信号に同期動作する直列された複数の記憶回路のうち、第１の記憶回路は１個のラッチ（３３と２４、３４と２４）によって記憶段を構成し、その他の記憶回路はマスタラッチとスレーブラッチ（３０，３１，３２）によって記憶段を構成する。 - 特許庁

The receiving apparatus is so configured as to stepwise change the gains from the input to the RF section to the output from the signal processing section according to the gain control signals, the gate signal generator generates gate signals in synchronization with the gain change, and the interpolator holds or interpolates the output from the demodulator in a period indicated by the gate signals.例文帳に追加

前記受信機は、前記ＲＦ部の入力から前記信号処理部の出力までの利得が、前記利得制御信号に従ってステップ状に変更されるように構成され、前記ゲート信号発生器は、前記利得の変更に同期してゲート信号を生成し、前記補間部は、前記ゲート信号で示される期間において前記復調部の出力を保持又は補間する。 - 特許庁

The information output apparatus for outputting an isochronous packet including the audio information and synchronization information, decides whether or not the audio information is to be outputted (step S1), and outputs a silence packet including fixed value information having a preset fixed value in place of the audio information and control information when the information output apparatus outputs no audio information (steps S9, S11).例文帳に追加

オーディオ情報と、同期情報と、を含むアイソクロナスパケットを出力する情報出力装置において、オーディオ情報を出力するか否かを判定し（ステップＳ１）、オーディオ情報を出力しないとき、当該オーディオ情報に代わる予め設定された固定値を有する固定値情報と、上記制御情報と、を含む無音パケットを出力する（ステップＳ９、Ｓ１１）。 - 特許庁

In case of a synchronization shift from the phase for the maximum SN, an interpolation circuit 103 regulates an interpolation calculation coefficient of a base-band analog signal that an output digital signal of an A/D converting circuit indicates based on a phase shift amount from a phase shift detecting circuit 105 when carrying out an interpolation calculation processing over the output digital signal, and supplies the interpolated signal to a secondary sampling circuit 104.例文帳に追加

最大ＳＮ比を与える位相との同期ずれが生じた場合、インターポレーション回路１０３が、位相ずれ検出回路１０５からの位相ずれ量に基づきＡ／Ｄ変換回路１０１の出力デジタル信号に対して当該出力デジタル信号が示すベースバンドアナログ信号のインターポレーション係数を調整して補間処理を施し、２次サンプリング回路１０４に与える。 - 特許庁

The base station timing recovery section recovers timing signal for frame synchronization from an outgoing signal from a mobile station, the delay information notice channel output section outputs a delay information notice channel output signal denoting a fixed propagation delay time synchronously with the timing signal and the synthesis means synthesizes the delay information signal with the outgoing signal and transmits the resulting signal to the mobile station.例文帳に追加

基地局タイミング再生部は、基地局からの下り信号からフレーム同期のためのタイミング信号を再生し、遅延情報報知チャネル出力部は、そのタイミング信号に同期して、固定的伝搬遅延時間を示す遅延情報報知チャネル出力信号を出力し、合成手段は、その遅延情報信号を下り信号に合成し、移動局に向けて送信する。 - 特許庁

A semiconductor integrated circuit 101 is provided with a current control circuit 51 for inputting/outputting current, in synchronization with a received clock, and a current/voltage conversion circuit 52, which includes a first capacitor C1 that is charged and discharged by the output and the input of current by the current control circuit 51 to output triangular waves, on the basis of a charge potential of the first capacitor C1.例文帳に追加

半導体集積回路１０１は、受けたクロックに同期して電流を入出力する電流制御回路５１と、電流制御回路５１による電流の出力および入力によって充電および放電される第１のキャパシタＣ１を含み、第１のキャパシタＣ１の充電電荷に基づいて三角波を出力する電流／電圧変換回路５２とを備える。 - 特許庁

A control part 42 monitors an output of an encoder 338 for detecting a rotation angle of a ball screw 333 inside the each feed screw unit 33, and rotates the each ball screw 333 by a required amount while controlling the rotation amounts of the respective ball screws 333 to be conformed each other, in every prescribed synchronization unit angle.例文帳に追加

制御部４２は、各送りネジユニット３３内のボールネジ３３３の回転角度を検出するエンコーダ３３８の出力を監視し、所定の同期単位角度毎に、各ボールネジ３３３の回転量が一致するように制御しながら、各ボールネジ３３３を所要量回転させる。 - 特許庁

The screen display device side confirms whether the data transmitted are well within the display capability range of the screen display device itself or not (107), computes a front porch, a back porch and a synchronization pulse width (108), and transmits the data above to the main body screen output device (110).例文帳に追加

画面表示装置側は本体画面出力装置から送られてきた上記のデータが、画面表示装置自身の表示能力範囲以内の内容のデータであるかを確認し、フロントポーチ、バックポーチ、同期パルス幅を算出し、そのデータを本体画面出力装置に送信する。 - 特許庁

The microcomputer (102) acquires the present date T2 of the RTC (106) with respect to a heat frame after start of displaying a moving image, and calculates a difference t2 between the value of the counter (103) when the head frame is imaged and the value of the counter (103) which is taken in immediately before in synchronization with the output of the RTC (106).例文帳に追加

マイコン（１０２）は、動画の表示開始後、先頭のフレームに対し、ＲＴＣ（１０６）の現在の日時Ｔ２を取得し、先頭のフレームの撮像時点でのカウンタ（１０３）の値とＲＴＣ（１０６）の出力に同期して直前に取り込んだカウンタ（１０３）の値との差分ｔ２を算出する。 - 特許庁

A synchronization circuit 100 having flip-flop 120 to hold an input signal by the system clock and the flip-flop 120 to hold the input signal by a signal of an opposite phase to the system clock detects the metastability by comparing the input signal with the output signal of the flip-flop 110.例文帳に追加

同期化回路１００は、システムクロックで入力信号を保持するフリップフロップ１２０と、システムクロックの逆位相の信号で入力信号を保持するフリップフロップ１２０とを有し、入力信号とフリップフロップ１１０の出力信号とを比較してメタステーブルを検出する。 - 特許庁

The transfer monitor circuit 33 stores the monitor information of a period based on a synchronization signal Sync controlling timing when processing parts 21-28 each outputting a request signal arbitrated by the arbitration circuit 31 operate, an error notification signal ERR each output from the processing parts 21-28, and the like.例文帳に追加

そして、転送モニタ回路３３は、調停回路３１が調停する要求信号を出力する処理部２１〜２８が動作するタイミングを制御する同期信号Ｓｙｎｃや、処理部２１〜２８から出力されるエラー通知信号ＥＲＲ、等に基づく期間のモニタ情報を記憶する - 特許庁

When the power supply to the high-frequency power supply device 10 is turned on, a power supply synchronization circuit 13a controls output and interruption so that a positive-voltage power outputted from a first direct-current power supply unit 11 and a negative-voltage power outputted from a second direct-current power supply unit 12 are synchronized with each other.例文帳に追加

電源同期回路１３ａは、高周波電源装置１０の電源オン時において、第１の直流電源ユニット１１から出力される正電圧電源と、第２の直流電源ユニット１２から出力される負電圧電源とを互いに同期をとって出力・遮断制御する。 - 特許庁

To obtain a PLL circuit where a rapid frequency and phase fluctuation of a synchronizing clock being its output can be minimized by minimizing the fluctuation in a feedback voltage to a voltage controlled oscillator when an input clock is interrupted in a phase synchronization state.例文帳に追加

位相同期状態時に入力クロックが断した場合に、電圧制御型発振器へのフィードバック電圧の変動を最小限に抑えることにより、ＰＬＬ回路出力の同期クロックの急激な周波数並びに位相の変動を最小限に抑えることが可能なＰＬＬ回路を提供する。 - 特許庁

The output playback device converts the various multimedia files and the generated synchronization information into a flash object, displays the flash object on a browser through a flash player corresponding to the flash object, and further, respectively synchronously displays and playbacks a base file and sub-file on different screens.例文帳に追加

出力再生装置は、各種のマルチメディアファイルと生成された同期情報とをフラッシュオブジェクトに変換し、フラッシュオブジェクトに対応するフラッシュプレイヤを通してブラウザ上で見られるようにし、さらにベースファイルとサブファイルとを、異なる画面上でそれぞれ同期表示再生する。 - 特許庁

When test pattern data 124 is supplied from a pattern memory 110 to an LSI 104 in synchronization with a reference clock signal 120, the LSI 104 operates based on the supplied data 124 to output data 104A corresponding to the data 124 and a strobe signal 8.例文帳に追加

基準クロック信号１２０に同期してパターンメモリー１１０からテストパターンデータ１２４がＬＳＩ１０４に供給されると、ＬＳＩ１０４は供給されたテストパターンデータ１２４にもとづいて動作し、同テストパターンデータに対応するデータ１０４Ａを出力すると共にストローブ信号８を出力する。 - 特許庁

This synchronous lighting device is equipped with a standard frequency transmission reception part 2 for receiving long-wave standard frequency transmission of the Japan Standard Time to demodulate/output time information, and a synchronized signal forming part 19 for forming a synchronization signal synchronized with the Standard Time by timing control based on the time information.例文帳に追加

日本標準時の長波標準電波を受信して時間情報を復調出力する標準電波受信部２と、時間情報に基づくタイミング制御により、標準時に同期して同期信号を形成する同期信号形成部１９とを備える。 - 特許庁

Then, each delineator with unique address set thereto receives only the address signal output by the delineator having the address whose order precedes the address of the above delineator as a light emission synchronizing signal within a second predetermined time, and starts a blinking operation in synchronization with the received light emission synchronizing signal.例文帳に追加

そして、固有アドレス設定完了後の各誘導標は、第２の所定時間内に、自アドレスの前順位のアドレスを持つ誘導標が出力したアドレス信号のみを発光同期信号とし、受信した発光同期信号のタイミングで点滅発光動作を開始する。 - 特許庁

The synchronous operation control circuit 20 also has: an oscillation circuit 30 outputting an oscillation clock signal having a predetermined frequency; a selection circuit 32 outputting the synchronization clock signal Sb or the oscillation clock signal; and a frequency multiplication circuit 34 outputting the system clock signal obtained by multiplying the output signal of the selection circuit 32 by n.例文帳に追加

所定周波数の発振クロック信号を出力する発振回路３０と、同期クロック信号Ｓｂ又は発振クロック信号を出力する選択回路３２と、その出力信号をｎ逓倍したシステムクロック信号を出力する周波数逓倍回路３４を備える。 - 特許庁

The clock signal generating portions count the clock of an internal self-propelled clock source 1-4, and input the low-level signal to reset terminals of flip-flop circuits 1-12 and 1-22 in a timing less than one cycle of the slave synchronization clock signal to make them forcibly output the low-level signal.例文帳に追加

クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。 - 特許庁

A switching element control unit 12e turns on a first switching element 12a in synchronization with the rise in a zero-cross detection signal Vz of a zero-cross detecting element 17 and starts timing operation for a charging limit time t1, and a capacitor element 12d is charged by the pulsating output of a rectifier 11.例文帳に追加

スイッチ要素制御部１２ｅは、ゼロクロス検出部１７のゼロクロス検出信号Ｖｚの立ち上がりに同期して第１のスイッチ要素１２ａをオンするとともに充電制限時間ｔ１の時限動作を開始し、整流器１１の脈流出力によって蓄電素子１２ｄを充電する。 - 特許庁

In the case of the 2-3 pull-down processing of a film source, an input side makes an operation synchronously with an input signal and an output side, after the processing outputs a signal at a refresh rate of an original image of the film source through independent synchronization processing to obtain a smooth video image without unnaturalness.例文帳に追加

フイルムソースの２−３プルダウン処理において、入力側は、入力信号に同期した動作を行い、処理後の出力側は、独立した同期処理によって信号をフイルムソースの原画像のリフレッシュレートで出力し、不自然さのない滑らかな映像を得る。 - 特許庁

A phase variable 2nd clock 108B is generated at the same frequency of the sampling clock 108 from an output of a PLL circuit 4A, and the number of pulses from the changed point of the reproducing horizontal synchronization signal up to that of the data existence signal is counted by the two clocks 108, 108B at the same time.例文帳に追加

ＰＬＬ回路４Ａの出力から、サンプリングクロック１０８と同一周波数で位相可変の第２のクロック１０８Ｂを生成し、再生水平同期信号の変化点からデータ有無信号の変化点までのパルス数を２つのクロック１０８，１０８Ｂで同時にカウントする。 - 特許庁

A sensor supplies an output signal in response to radiation from the synchronization field, the non-data block in the servo sector, and a gap when the disk rotates, controls timing of a write magnetic field applied to a data island, and controls the positioning of the read/write head at a data track.例文帳に追加

センサは、ディスクが回転するときの同期フィールドとサーボセクタ内の非データ用ブロックとギャップからの放射に応答して、出力信号を供給して、データアイランドに印加される書き込み磁場のタイミングを制御し、かつ、データトラックへの読み込み／書き込みヘッドの位置決めを制御する。 - 特許庁

When information retrieval is instructed by a user, a retrieval control part 32 retrieves the data stored in the storage part 2 according to the input retrieval conditions, a synchronization processing part 33 synchronizes the text information and the video information and outputs the information synchronized by an input/output part 31.例文帳に追加

ユーザによって情報検索が指示されると、検索制御部３２は、入力された検索条件に従って、データ格納部２のデータを検索し、同期処理部３３がテキスト情報、映像情報を同期させ、入出力部３１が同期させた情報を出力する。 - 特許庁

To provide a synchronization transfer device of video signal which can convert a video signal of different period of synchronizing signal or a non-standard signal into a video signal matching the output side period using a minimum video memory, a video signal converter and a synchronizing signal transfer method are also provided.例文帳に追加

同期信号同期が異なる映像信号、あるいは非標準信号を最低限のビデオメモリを用いて出力側同期に合わせた映像信号に変換できる映像信号の同期乗換装置、映像信号変換装置、および同期信号乗換方法を提供する。 - 特許庁

The circuit 33 has a selector 41 for inputting a jitter detection signal and a logical gate 42 for inputting the output signal of the selector 41 and a synchronization detection signal from the circuit 31 to generate a frequency division ratio selection signal for controlling the selectors 13 and 14.例文帳に追加

また、分周率選択回路３３は、ジッタ検出信号を入力とするセレクタ４１およびこのセレクタ４１の出力信号と位相比較回路３１からの同期検出信号を入力とする論理ゲート４２を有し、セレクタ１３、１４を制御する分周率選択信号を生成する。 - 特許庁

SMP systems will also have "(SMP)" in the first line of output, and will have two additional columns for each slab, reporting the slab allocation policy for the CPU-local cache (to reduce the need for inter-CPU synchronization when allocating objects from the cache). 例文帳に追加

SMP システムでは、出力の最初の行に "(SMP)" と表示され、各 slab ごとに 2 つのカラムが追加される。 これらは各 CPU が持つローカルなキャッシュ (per-CPU キャッシュ) のslab アロケーションポリシーを表示する(per-CPU キャッシュは、オブジェクトをキャッシュからアロケートする際にCPU 間での同期を減少させるために設けられている)。 - JM

An output data generating means 103 generates an information group including synchronizing information showing the time relation with imaging information, attention point position information, imaging information and attention point position information and configured that the imaging information, the attention point position information and the synchronization information are separable.例文帳に追加

出力データ生成手段１０３は、撮像情報と、注目点位置情報と、撮像情報と注目点位置情報との時間的な関連を示す同期情報とを含み、撮像情報、注目点位置情報、および同期情報が分離可能に構成された情報群を生成する。 - 特許庁

Caption 4 is a level adjustment means that compares a phase synchronizing signal outputted from the phase synchronization means 3 with the output of a frequency component received by the reception section 2 to adjust the level and gives the signal whose level is adjusted by this level adjustment means 4 to a sbutractor 5.例文帳に追加

４は上記位相同期手段３から出力された位相同期信号と、受信部２で受信された周波数成分の出力とを比較してレベル調整を行うレベル調整手段であり、このレベル調整手段４で調整された信号が減算器５に供給されている。 - 特許庁

The same contents respectively encoded by different encoders are respectively received at different times, a phase difference between the reception times is detected, the content received first is buffered so that the detected phase difference output is delayed, and thereby synchronization between the contents is realized.例文帳に追加

異なるエンコーダによりそれぞれエンコードされた同一のコンテンツを異なる時刻でそれぞれ受信して受信時刻の位相差を検出し、検出された位相差分出力を遅延するように先に受信したコンテンツをバッファリングすることによりコンテンツ同士の同期を実現する。 - 特許庁

A first sample and hold circuit 15 and a second sample and hold circuit 16 cascaded by first and second pulse generation circuits 12 and 13 for generating first and second sampling pulses, respectively by an output of a synchronization separation circuit 11 to which an analog video input is inputted are provided.例文帳に追加

アナログ映像入力が入力される同期分離回路１１の出力によりそれぞれ第１および第２サンプリングパルスを発生する第１および第２パルス発生回路１２、１３により、縦続接続された第１サンプルホールド回路１５および第２サンプルホールド回路１６を備える。 - 特許庁

A reception data re-timing means 7 uses the data and the clock to apply re-timing to them, a reception data decoding means 8 takes frame synchronization on the basis of the re-timing data, the extracted clock and a reference clock, replaces the clock, decodes the 10 data into the 8 data and provides the output of the 8 data.例文帳に追加

受信データリタイミング手段７はそれらデータとクロックとを用いてリタイミングし、受信データ復号化手段８はリタイミングされたデータと抽出クロックと基準クロックとからフレーム同期を行った後、クロックを乗替え、データを１０本から８本に復号化して出力する。 - 特許庁

To solve the problems that a pixel number conversion apparatus which converts and outputs the pixel number of the image signal input in synchronization with an output image signal by a configuration of cascade connecting two pixel number conversion sections is complicated in the control of the pixel number conversion section and the probability of causing a malfunction is high.例文帳に追加

２つの画素数変換部を縦続接続した構成により、出力画像信号に同期して入力された画像信号の画素数を変換して出力する画素数変換装置は、画素数変換部の制御が複雑であり、誤動作を発生させる可能性が高い。 - 特許庁

A modulator complying with prescribed specifications comprises a plurality of pattern memory means for dividing pulse width into a plurality of patterns to store them, a multiplexer means which is controlled by a start- stop synchronization pattern generated logically and selectively synthesizes the output from the pattern memory means, and a counter means for counting a clock signal based on the synthesized output from the multiplexer means to output the modulated signal complying with the prescribed specifications.例文帳に追加

所定の規格に準拠した変調器において、パルス幅のパターンを複数個に分けて記憶する複数個のパターンメモリ手段と、マイクロコンピュータ手段内で論理的に作成した調歩同期パターンにより制御され、前記パターンメモリ手段の出力を選択的に合成するマルチプレクサ手段と、このマルチプレクサ手段の合成出力に基づいてクロック信号をカウントして所定の規格に準拠した変調信号を出力するカウンタ手段とを具備する。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁

In a method for attaining data error reporting mainly, when the forward error correcting (FEC) decoding fails, the synchronization character of at least one corresponding data block is set to be a first character, line-decoding is carried out for the data block having the set first character, and the decoded data are output.例文帳に追加

データエラー報告を実現するための方法は、フォワードエラー訂正デコーディングが失敗した場合、少なくとも１つの対応するデータブロックの同期キャラクタを第１のキャラクタに設定することと、設定された第１のキャラクタを有するデータブロックに対してラインデコーディングを実行することと、デコードされたデータを出力することとを含む。 - 特許庁

The number of the polarity inversions is reduced by adding a dividing circuit to the polarity inversion circuit control circuit for enabling the polarity inversion circuit to perform polarity inversion control in synchronization with the input signal which switches a voltage level with the timing when an output light of the discharge light illuminates each boundary portion of a rotary color filter.例文帳に追加

放電灯の出力光が回転カラーフィルタの各色の境界部分に照射されるタイミングで電圧レベルが切り替わる入力信号に同期して極性反転回路に極性反転制御を行わせる極性反転回路制御回路に分周回路を付加して極性反転の回数を減らす。 - 特許庁

The wireless receiver has a delay detection demodulation circuit and an equalization demodulation circuit, wherein propagation path conditions such as multipath generation conditions are predicted from the error rate of the synchronization words of the output signal strings of the two demodulation circuits, a reception input level and the soft determination value by the delay detection demodulation circuit, and the two circuits are switched and used.例文帳に追加

遅延検波復調回路と等化復調回路をそなえ、二つの復調回路の出力信号列の同期ワードの誤り率と、受信入力レベルと、遅延検波復調回路の軟判定値とから、マルチパスの発生状況などの伝搬路状況を推測し、二つの回路を切替えて使用する。 - 特許庁