「synchronization output」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This semiconductor integrated circuit is provided with an internal clock signal generating circuit 10 and a data input/output circuit 20 and a clock receiver 11, a synchronization delay control circuit 12, a clock driver 13, an output control circuit 14, a delay monitor 15' and a control signal generating circuit 16 are provided inside the internal clock signal generating circuit 10.例文帳に追加

内部クロック信号発生回路１０と、データ入出力回路２０とが設けられ、内部クロック信号発生回路１０内には、クロックレシーバ１１、同期遅延制御回路１２、クロックドライバ１３、出力制御回路１４、ディレイモニタ１５′及び制御信号発生回路１６が設けられる。 - 特許庁

To provide a method for controlling an automatic transmission for determining synchronization of an input shaft and an output shaft accurately without causing delay in time even when rotational speed of the output shaft cannot be detected, shortening speed change operation time, and reducing mechanical shock caused by fitting operation.例文帳に追加

出力軸の回転速度が検出できない場合であっても、入力軸と出力軸との同期判定を時間遅れなく正確に行うことができ、変速操作時間を短縮できるとともに、嵌入操作による機械的なショックの小さい、自動変速機の制御方法を提供する。 - 特許庁

When a CPU outputs a writing signal WR, the flip-flop 21 comes to be in a state for outputting a mask signal Sm from the Q output terminal by synchronization with the writing signal WR, and keeps the output state of the mask signal Sm until a reset signal Sr is inputted to a reset terminal.例文帳に追加

ＣＰＵが書込信号ＷＲを出力すると、フリップフロップ２１は書込信号ＷＲに同期してＱ出力端子からマスク信号Ｓｍを出力する状態となり、リセット端子にリセット信号Ｓｒを入力するまでマスク信号Ｓｍの出力状態を維持する。 - 特許庁

To provide a site diversity method that decreases deviation between the transmission timing of data output from a main station and transmission timing of data output from a sub station in the case of a site changeover and that can quickly attain re-synchronization and to provide a method for receiving digital satellite band and a digital satellite broadcast receiver.例文帳に追加

サイトの切り換えの際、主局から出力されるデータ送出タイミングと副局から出力されるデータ送出タイミングのずれを少なくし、かつ素早く再同期ができるサイトダイバーシティ方法、デジタル衛星放送の受信方法およびデジタル衛星放送受信機を提供する。 - 特許庁

A microcomputer 5 selects from the ROM 6 the output pattern of the timing signal received from a stereoscopic video display device, and controls opening and closing of right and left liquid crystal shutters 1 and 2 in synchronization with the received timing signal, with the command signal of the selected output pattern.例文帳に追加

マイクロコンピュータ５は、立体映像用表示装置から受信されたタイミング信号の出力パターンをＲＯＭ６から選択すると共に、その選択した出力パターンのコマンド信号によって、受信したタイミング信号に同期して、左右の液晶シャッター１，２の開閉を制御する。 - 特許庁

Differential value of the period of the predetermined number of cycles of an input clock signal from an expected value of the number of cycles of an output clock signal is calculated in each of a plurality of frames; timing correction is performed based on the differential value during the vertical blanking period of a next frame; and then the pixel data is read from the buffer to be output, in synchronization with an output clock signal.例文帳に追加

それぞれのフレームにおいて、入力クロック信号の所定のサイクル数の期間の出力クロック信号のサイクル数の期待値との差分値を算出し、次のフレームの垂直ブランキング期間に差分値にもとづいたタイミングの補正を行ってから、出力クロック信号に同期してバッファから画素データを読み出して出力する。 - 特許庁

A decision part 11c counts a horizontal synchronization signal HD while a read state signal HREF rises, namely, while the output of an image signal Y(t) from a CCD image sensor 1 is stopped.例文帳に追加

判定部１１ｃは、読み出し状態信号ＨＲＥＦが立ち上げられている期間、即ち、ＣＣＤイメージセンサ１からの画像信号Ｙ(t)の出力が停止されている期間で水平同期信号ＨＤをカウントする。 - 特許庁

To hold synchronization without outputting useless data as a correlation value and to output useful data even in the case that sudden phase change occurs on a transmission line in communication equipment using a CDMA(code division multiple access) system.例文帳に追加

ＣＤＭＡ方式を用いた通信機において、伝送路上で急激な位相変化が起こった場合にも、相関値として不用なデータを出力することなく同期を保持し、有用なデータを出力する。 - 特許庁

A synchronizing separator circuit 18 separates a horizontal synchronization signal from an output of a clamp circuit 10, and provides the separated signal to a charge pump circuit 22 after the signal is converted into a signal of a duty ratio of 50% using a duty 50% circuit.例文帳に追加

同期分離回路１８は、クランプ回路１０の出力から水平同期信号を分離し、デューティー５０％回路により、デューティー比を５０％の信号に変換してチャージポンプ回路２２に供給する。 - 特許庁

Thus, output timing of BD signals (K), (Y), (C), (M) that are horizontal synchronization signals from the plurality of laser beam detection means are made different (t1 to t4) and a multiple access to an image data storing means can be suppressed.例文帳に追加

これにより，複数の前記レーザ光検出手段からの水平同期信号であるＢＤ信号（Ｋ），（Ｙ），（Ｃ），（Ｍ）の出力タイミングが異なり（ｔ１〜ｔ４），画像データ記憶手段への多重アクセスを抑制することができる。 - 特許庁

To provide a logical level conversion circuit generating an output signal for operating subsequent logical circuits correctly even if there is a threshold variation factor (process, temperature, power supply voltage), and to provide a phase synchronization circuit employing it.例文帳に追加

閾値変動要因（プロセス、温度、電源電圧）があっても後続の論理回路が正しく動作する出力信号を生成する論理レベル変換回路及びそれを用いた位相同期回路を提供すること。 - 特許庁

A mark signal processing device 5 is provided with a mark right/wrong determination section 52 and a mark synchronization calculation section 53 executing software A of a low-speed task, and a mark output section 54 executing software B of a high-speed task.例文帳に追加

マーク信号処理装置５は、低速タスクのソフトウェアＡを実行するマーク良否判定部５２及びマーク同期計算部５３、並びに、高速タスクのソフトウェアＢを実行するマーク出力部５４を備える。 - 特許庁

A parallel/serial converting circuit 217 converts the latched signals into a serial signal and outputs the serial signal to output ins 103 through respective selector circuits 203 at one time in synchronization with a count value outputted from an N-ary counter circuit 214.例文帳に追加

パラレル−シリアル変換回路２１７はこれをシリアル信号に変換して、Ｎ進カウンタ回路２１４の出力するカウント値に合わせて各セレクタ回路２０３を経て出力ピン１０３に一斉に出力する。 - 特許庁

The transistor T1 is turned on according to a pull-up resistance control signal CTL output in synchronization with a data read clock, and the signal level of the device side data signal line DdL is pulled up to the power supply potential VDD.例文帳に追加

トランジスタＴ１は、データ読み出しクロックに同期して出力されるプルアップ抵抗制御信号ＣＴＬによってオンされ、装置側データ信号線ＤｄＬの信号レベルは電源電位ＶＤＤまでプルアップされる。 - 特許庁

The semiconductor device includes an input terminal (122); a termination circuit (121) for specifying the input impedance of the input terminal; and a resistor (113) for fetching the output signal from an input circuit in synchronization with a clock signal.例文帳に追加

入力端子（１２２）と、上記入力端子における入力インピーダンスを規定する終端回路（１２１）と、入力回路の出力信号を上記クロック信号に同期して取り込むレジスタ（１１３）とを設ける。 - 特許庁

To reduce radiation radio wave noise generated in clock synchronization type serial communication in simple circuit constitution, to provide data output at a desired fixed timing on a reception side and to realize highly efficient serial communication.例文帳に追加

簡単な回路構成でクロック同期式シリアル通信において発生する放射電波ノイズを低減させ、また、受信側において所望の一定タイミングでデータ出力を得て、高効率なシリアル通信を実現すること。 - 特許庁

To reduce a shock during synchronization by suppressing an increase in torque of inertia in an inertia phase when power-off down shift is made on a vehicle which outputs the power from an electric motor to an output shaft through an automatic gear shift.例文帳に追加

電動機からの動力を自動変速機を介して出力軸に出力する車両において、パワーオフダウン変速を行うときに、イナーシャ相でのイナーシャ分のトルク増加を抑えて同期時のショックを低減する。 - 特許庁

To provide a phase comparison processing circuit capable of shortening a synchronization time by widening a frequency width that can be pulled in by a PLL, with simple circuit configuration when processing an output rectangular wave signal of a phase comparison circuit.例文帳に追加

位相比較回路の出力矩形波信号の処理する際に、簡単な回路構成を有し、ＰＬＬで引込み可能な周波数幅を拡げ、同期時間を短縮できる位相比較信号処理回路を提供する。 - 特許庁

When the functional pattern of the functional block FA comes to an end, the output data stored in the flip-flop circuit SFF are outputted in synchronization with a scan clock signal of low speed to compare the data with corresponding expectation values.例文帳に追加

機能ブロックＦＡのファンクションパターンが終了すると、スキャンフリップフロップ回路ＳＦＦに格納されている出力データを、低速のスキャンクロック信号に同期して出力し、各々を対応する期待値と比較する。 - 特許庁

A time/position converting means 12 determines the positional deviation for a prescribed position with respect to a reference position from a positional deviation ε determined by sampling, and the reference position output in synchronization with the drive of the servo motor 7.例文帳に追加

時間・位置変換手段１２でサンプリング時に求められる位置偏差εとサーボモータ７の駆動と同期して出力される参照位置Θより、該参照位置Θにおける所定位置の位置偏差を求める。 - 特許庁

In a clock synchronization circuit, (a) an oscillator generating an internal clock includes a hysteresis inverter (INV1) 33, a resistor (R1) 34, and an external capacitor (COSC) 31 and the oscillation frequency of an output signal (VOSC) 35 from the oscillator is arbitrarily adjusted by using a value of the external capacitor (COSC) 31.例文帳に追加

(ａ)ヒステリシスインバータ(INV1)33、抵抗(R1)34および外付けコンデンサ(COSC)31で内部クロックを生成する発振器を構成し、その出力信号(VOSC)35の発振周波数は外付けコンデンサ(COSC)31の値で任意に調整する。 - 特許庁

An adder 15 adds the output signals of the first and second delay devices 14-1 and 14-2 and the input signals of the first delay device 14-1 and then, perform inverse spread and correlation value computation based on a phase detected in a synchronization part 13.例文帳に追加

加算器15は第１、第２の遅延器14-1、14-2の出力信号、および第１の遅延器14-1の入力信号を加算した後、同期部13で検出された位相をもとに逆拡散と相関値演算を行なう。 - 特許庁

To provide a clock synchronization circuit that reduces power consumption and cost by reducing the number of elements related to an external trigger signal and reducing time delay from the arrival of the external trigger signal to the rising of an output.例文帳に追加

外部トリガ信号に関連する素子数を低減し、外部トリガ信号の到来時から出力の立ち上げまでの時間遅れを低減し、且つ消費電力・コストを減少させるクロック同期回路を提供すること。 - 特許庁

To provide a digital broadcast receiver that realizes a reference clock output section with a non-feedback type oscillator by avoiding the use of a voltage-controlled oscillator causing a factor of cost increase in order to take system clock synchronization with a transmitter side.例文帳に追加

デジタル放送受信機において、送出側とシステムクロック同期をとるために、コストアップの一因となる電圧制御発振器の使用を避け、無帰還型の発振器を有するリファレンスクロック出力部を実現すること。 - 特許庁

A synchronization mechanism 46 synchronizes output data series from the two flaw detection apparatuses based on the predetermined relationship so as to align the data series depending on an axial position on the metal bar 11.例文帳に追加

同期メカニズム４６が、金属棒１１上の軸線方向位置に応じてデータ系列を整合するように、所定の位置関係に基づいて２つの欠陥検出装置からの出力データ系列を同期する。 - 特許庁

A synchronism establishment/protection section 25 produces frame synchronization establishment signals based on the synchronous word detected by synchronous word detector 23 and the error correction judgment signals output from the error correction decoder 24.例文帳に追加

同期確立・保護部２５は、同期ワード検出部２３によって検出された同期ワードと、誤り訂正復号部２４から出力された誤り訂正判定信号とに基づいて、フレーム同期確立信号を生成する。 - 特許庁

A distinction result latch unit 200 samples the noise eliminating signal VSC and an inverted noise eliminating signal NVSYNC at an input of the vertical synchronization signal VSYNC, and generates two output signals.例文帳に追加

判別結果ラッチ部（２００）は、ノイズ除去信号（ＶＳＣ）及びノイズ除去信号の反転信号（ＮＶＳＹＮＣ）を垂直同期信号（ＶＳＹＮＣ）の入力のタイミングでサンプリングし、２つの出力信号を生成する。 - 特許庁

In a multiplexer 18, the restored and reproduced image signal, entered from the buffer 16, is synchronized with the horizontal and vertical synchronization signals of the image signal entered from a synchronizing signal separator 17 and is output.例文帳に追加

マルチプレクサ１８はバッファ１６から入力される復元再生した映像信号を、同期信号分離器１７から入力される映像信号の水平及び垂直同期信号に同期さて出力する。 - 特許庁

This synchronous playback web base solution has a recorder for recording a plurality of various multimedia files and generating synchronization information, and an output playback device for displaying the plurality of synchronized various multimedia files on a browser.例文帳に追加

複数別種のマルチメディアファイルの記録から、同期情報の生成までをする記録装置と、同期させた複数別種のマルチメディアファイルをブラウザ上で見られるようにする出力再生装置とを有している。 - 特許庁

A comparing part 15 then detects synchronization establishment or step-out of the spread code for demodulation by using a newly variably set threshold to compare the threshold with the autocorrelation value being an output of the despreading part 12.例文帳に追加

これ以降比較部１５は新たに可変設定された閾値を用いて逆拡散部１２の出力である自己相関値と比較することにより復調用拡散符号の同期確立又は同期外れを検出する。 - 特許庁

To prevent a condition of synchronization from becoming adverse when an input of a reference clock (fi) is recovered again even when there is a few difference in frequencies of (fi)and an output clock (fo) when the input of (fi) is interrupted.例文帳に追加

リファレンスクロック（ｆｉ）の入力が断になったときにこのｆｉと出力クロック（ｆｏ）との周波数にわずかな差があっても、再びｆｉの入力が復帰したときに、同期の具合が悪化しないようにする。 - 特許庁

A synchronization control means 32 controls a reference signal generation means 24 so that the specific component Q is frequency-synchronized or phase-synchronized by the specified signal H based on an output Er from the comparison means 31.例文帳に追加

同期制御手段３２は、比較手段３１の出力Ｅｒに基づいて、特定成分Ｑが規定信号Ｈに周波数同期または位相同期するように基準信号発生手段２４を制御する。 - 特許庁

The semiconductor memory device that operates in synchronization with the system clock given from the outside, outputs a data strobe signal from a data strobe terminal at the execution of a read command, and outputs read data in synchronization with the data strobe signal is provided with a read preamble register that specifies the length of a read preamble outputted prior to an output of the read data.例文帳に追加

外部から与えられたシステムクロックに同期して動作し、リードコマンド実行時にデータストローブ信号をデータストローブ端子から出力すると共に、データストローブ信号に同期してリードデータを出力する半導体記憶装置であって、リードデータの出力に先立って出力するリードプリアンブルの長さを指定するリードプリアンブルレジスタを備える。 - 特許庁

In the ad hoc network using the wide-band communication and a narrow-band communication, transmission and output of the narrow-band synchronization tone signal and the resynchronization tone signal are controlled so that the reach radius of the narrow-band synchronization signal and the resynchronization tone signal exceeds the reach radius of the wide-band signal (milli-wave UWB signal).例文帳に追加

広帯域通信と狭帯域通信とを併用するアドホックネットワークにおいて、狭帯域の同期トーン信号および再同期トーン信号の到達半径が広帯域信号（ミリ波ＵＷＢ信号）の到達半径よりも大きくなるように狭帯域の同期トーン信号および再同期トーン信号の送信出力を制御する。 - 特許庁

Under a situation in which a data acquisition request signal is output from each video transfer controller 34, a PCI access controller 12 elongates the periods of a clock LcdClk, a horizontal synchronization signal LcdHsync, and a vertical synchronization signal LcdVsync which an LCD controller 21 supplies, for operation, to an LCD display part 22 to be longer than those in usual times.例文帳に追加

ＰＣＩアクセスコントローラ１２は、各ビデオ転送コントローラ３４からデータ取得要求信号が出力される状況下において、ＬＣＤコントローラ２１がＬＣＤ表示部２２に動作用に供給するクロックＬｃｄＣｌｋ、水平同期信号ＬｃｄＨｓｙｎｃ、及び垂直同期信号ＬｃｄＶｓｙｎｃの周期を共に通常時よりも長くさせる。 - 特許庁

According to one embodiment, the signal processing method and the head separation type imaging apparatus, detect a synchronization code from imaging data for each color component including the synchronization code, temporarily hold video data for each component output from an imaging module, and simultaneously output the video data of all the temporarily held colors with a lapse of the predetermined time after the video data at least for one color is held.例文帳に追加

この発明の１つの実施形態により、同期コードを含む各色成分毎の撮像データから同期コードを検出し、撮像モジュールから出力される色成分毎の映像データを一時的に保持し、少なくとも１色分の映像データが保持されて所定時間経過後に、一時的に保持された全ての色の映像データを同時に出力することを特徴とする信号処理方法およびヘッド分離型撮像装置が実現できる。 - 特許庁

The control system is provided with a timing sequence means for determining the synchronization/nonsynchronization of output timing from control signals from the respective processors, an ID/data selecting means for selecting data in a queue and storing the data in the queue based on a unique ID being part of the output from the processors, and a data collating means for collating data output by the ID/data selecting means.例文帳に追加

制御システムを、各プロセッサのコントロール信号から、出力タイミングの同時，非同時を判定するタイミングシーケンス手段と、プロセッサの出力の一部であるユニークなＩＤに基づき、キュー内データの選択、およびデータをキューに保持を行うＩＤ・データ選択手段と、ＩＤ・データ選択手段が出力したデータを照合するデータ照合手段とを備えるものとする。 - 特許庁

The mobile station side is provided with a reception electric field level detection section 213 for converting the level of a wireless signal into an RSSI output, and a wireless frame timing determining section 214 for determining wireless frame timing on the basis of a transient characteristic of the RSSI output and the mobile station side can realize establishment of synchronization by determining the wireless frame timing from the RSSI output without the need for provision of a demodulation circuit.例文帳に追加

移動局側に無線信号のレベルをＲＳＳＩ出力に変換する受信電界レベル検出部２１３と、ＲＳＳＩ出力の過渡特性から無線フレームタイミングを決定する無線フレームタイミング決定部２１４とを設け、ＲＳＳＩ出力から無線フレームタイミングを決定することにより、移動局が復調回路を備えていなくても同期確立を実現できる。 - 特許庁

A reset pulse output control circuit 14 outputs no reset pulse to a retiming circuit 9 when a synchronization establishing signal 8-02 being an output of a DPLL 8 is set in the case that a reset circuit 13 outputs the reset pulse because the transmission pause time Ta is shorter than the signal delay time Td.例文帳に追加

リセットパルス出力制御回路１４は、伝送休止時間Ｔａが信号遅延時間Ｔｄよりも短かくなったために、リセット回路１３からリセットパルスが出力されたときにＤＰＬＬ８の出力である同期確立信号８−Ｏ２がオンであると、リセットパルスをリタイミング回路９に出力しない。 - 特許庁

In this case, output from the output of the memory control units 501-504 to that of the image editing processor 506 operates by a single mode clock, frequency conversion to the succeeding final clock is made by using FIFOs 520-527, and LDs are turned on/off at ON/OFF control units 512-515, and emission data for detecting synchronization are given.例文帳に追加

その際、メモリコントロール部５０１〜５０４の出力から、画像編集処理部５０６の出力までは単一ＣＬＫで動作し、ＦＩＦＯ５２０〜５２７を用いて以降の最終クロックへの周波数変換を行い、ＯＮ／ＯＦＦ制御部５１２〜５１５においてＬＤのＯＮ／ＯＦＦ、同期検出用の発光データの付与が行われる。 - 特許庁

To measure a high frequency in the case of measuring a frequency, to improve the accuracy of a frequency to be measured, to unnecessitate the preparation of a complicated program and also to prevent the dispersion of the synchronization of an input pulse and an output pulse from occurring by synchronizing the input pulse and the output pulse in a fixed interval in the case of outputting a pulse.例文帳に追加

周波数を計測する際には高い周波数を計測することができ、計測する周波数の精度を向上させ、複雑なプログラムの作成を不要とするとともに、パルス出力する際には入力パルスと出力パルスの同期を一定間隔で取りそのばらつきの発生を防止する。 - 特許庁

At the same time, an IF signal as an output from a mixer 7 gently cuts off a low frequency by a secondary HFP 11, a ripple removal operation is executed by a gate circuit 12 in synchronization with the pulse signal so as to be output to a high-order BPF 8, and a ripple component which is synchronized with a beat signal is removed.例文帳に追加

同時に、ミキサ７からの出力であるＩＦ信号は２次ＨＦＰ１１で緩やかに低周波をカットし、ゲート回路１２において、前記パルス信号に同期してリプル除去動作を実行して、高次ＢＰＦ８に出力することによりビート信号に同期したリプル成分を除去する。 - 特許庁

To quickly execute phase synchronization, to adjust a phase difference without depending on an output load based on clock signal distribution or the like and to attain low skew and low power consumption in a timing control circuit for synchronizing a phase difference between an input clock signal and an output clock signal.例文帳に追加

入力クロック信号と出力クロック信号の位相差を同期させるタイミング制御回路において、高速に位相同期を行い、クロック信号分配等による出力負荷に依存せずに位相差を調整することができ、低スキューかつ低消費電力を実現できるタイミング制御回路装置の提供。 - 特許庁

When a plurality of WAV file sound data are singly output by differing the timings or simultaneously output by synchronization, the volumes are arbitrarily adjusted concerning the WAV file sound data to be decoded via a specified channel CH, thereby conducting a performance with the sound where special volume adjustment is carried out.例文帳に追加

複数のＷＡＶファイルの音データを、タイミングを異ならせて単独で出力する場合や、同時に合成出力する場合に、特定のチャンネルＣＨを介してデコードされるＷＡＶファイルの音データについて音量を任意に調整することによって、特殊な音量調整が行われた音による演出を実行する。 - 特許庁

The synchronization circuit 4 selects whether or not the horizontal output signal C is outputted at a point of time when a horizontal output signal B descends from the duty control circuit 3 if the control signal D is switched from the mute level (mute release level) into the mute release level (mute level).例文帳に追加

同期化回路４は制御信号Ｄがミュートレベルおよびミュート解除レベルの１つからミュート解除レベルおよびミュートレベルの１つに切り替えられた時にデューティ制御回路３からの水平出力信号Ｂが立ち下がる時点において水平ドライブ出力信号Ｃを出力をするか否かの切替えをする。 - 特許庁