「dispersion gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To suppress the dispersion of element characteristics caused by dispersion in the size of gate electrodes in a semiconductor element having drain extension structure.例文帳に追加

ドレインエクステンション構造を持つ半導体素子におけるゲート電極の寸法バラツキに起因する素子特性のバラツキを抑制する。 - 特許庁

To provide a high breakdown strength field effect transistor without side gate effects or frequency dispersion of drain conductance, etc.例文帳に追加

サイドゲート効果やドレインコンダクタンスの周波数分散などのない高耐圧の電界効果トランジスタを得る。 - 特許庁

To suppress dispersion of quantity of ion implantation caused by variability of the thickness of remaining film on a substrate (gate electrode).例文帳に追加

基板（ゲート電極）上の残膜厚ばらつきに起因するイオン注入量ばらつきを抑止する。 - 特許庁

The calculated dispersion information Dg is added to the gate length information 1g (lg=120 nm) in the description of a net list 600.例文帳に追加

ネットリスト６００の記述内のゲート長情報ｌｇ（ｌｇ＝１２０ｎｍ）に、算出されたばらつき情報Ｄｇを加算する。 - 特許庁

To reduce the dispersion of erasing characteristic of a memory cell without using complicated control in a non-volatile memory of two layers type pile structure of a control gate and a floating gate.例文帳に追加

制御ゲート、浮遊ゲートの２層式積み上げ構造の不揮発性メモリにおいて、メモリセルの消去特性ばらつきを複雑な制御を用いることなく低減する。 - 特許庁

To provide a semiconductor device having a highly reliable insulated gate transistor with small dispersion, excellent in transistor characteristic even in a short-gate PMOS transistor.例文帳に追加

ゲート長の短いＰＭＯＳトランジスタにおいてもトランジスタ特性の優れたバラツキの少ない、信頼性に優れた絶縁ゲート型トランジスタを有する半導体装置を提供する。 - 特許庁

To realize an LSI having a high performance, even in a fining process, by inhibiting the dispersion of a gate length or a gate width mainly caused by optical proximity effect.例文帳に追加

光近接効果を主原因とするゲート長又はゲート幅のばらつきを抑制することによって、微細化プロセスにおいても高性能なＬＳＩを実現する。 - 特許庁

The dispersion system high-speed wavelength-swept light source 10 is constituted of a supercontinuum (SC) light source 11, an optical gate switch 12, a dispersion control fiber 13 and a wide band optical amplifier 14.例文帳に追加

分散方式高速波長掃引光源１０は、スーパーコンティニウム光源１１と、光ゲートスイッチ１２と、分散制御ファイバ１３と、広帯域光増幅器１４により構成されている。 - 特許庁

To provide a technology of remarkably reducing dispersion in signal delay times without changing the delay time while suppressing increase in a gate cell size.例文帳に追加

ゲートセルサイズの増加を抑えながら遅延時間を変えることなく、信号の遅延時間のばらつきを大幅に低減する。 - 特許庁

To provide a semiconductor device manufacturing method that can surely suppress characteristic deterioration caused by processing dispersion of gate length.例文帳に追加

ゲート長の加工ばらつきに起因する特性劣化を確実に抑制できる半導体装置の製造方法を提供する。 - 特許庁

The gate insulating film 32 is formed on a semiconductor substrate 10 at a position away from the first dispersion region 11.例文帳に追加

ゲート絶縁膜３２は、第１拡散領域１１から離れた位置において、半導体基板１０の上に形成されている。 - 特許庁

The Vg-Id characteristics of the gate insulating film 12 of the first MOS transistor becomes satisfactory suppressing dispersion in threshold voltage.例文帳に追加

第１ＭＯＳトランジスタのゲート絶縁膜１２のＶｇ−Ｉｄ特性が良好となりしきい値電圧のばらつきが抑制される。 - 特許庁

To provide an active matrix liquid crystal display which can lessen the dispersion within itself of the capacitance between the source and gate and between the drain and gate of a thin film transistor.例文帳に追加

薄膜トランジスタのソース・ゲート間容量及びドレイン・ゲート間容量の液晶表示装置内におけるバラツキを小さくすることができるアクティブマトリクス型液晶表示装置を提供する。 - 特許庁

To suppress stripe unevenness resulting from dispersion of a gate-source voltage Vgs of a drive transistor resulting from leak by reducing dispersion in detection period of a threshold voltage Vth in a 2Tr+C pixel configuration.例文帳に追加

２Ｔｒ＋Ｃの画素構成において、閾値電圧Ｖｔｈの検出期間のばらつきを軽減して、リークに起因する駆動トランジスタのゲート−ソース間電圧Ｖｇｓのばらつきに起因するスジムラを抑える。 - 特許庁

Local wiring 151 conducting the gate electrode 120b of the first inverter 20 and the source drain dispersion layer of the second inverter 22 is provided.例文帳に追加

第１インバータ２０のゲート電極１２０ｂと、第２インバータ２２のソースドレイン拡散層とを導通させる局部配線１５１を備える。 - 特許庁

To suppress dispersion of each threshold voltage of a trench gate and improve the reverse recovery characteristic, in a semiconductor device where both a diode region and an IGBT (Insulated Gate Bipolar Transistor) region exist.例文帳に追加

ダイオード領域とＩＧＢＴ領域が混在した半導体装置において、トレンチゲートのそれぞれの閾値電圧のばらつきを抑制するとともに、逆回復特性を改善することを目的とする。 - 特許庁

To provide a semiconductor device including: transistor groups having metal-based gate electrodes formed by being buried in a gate formation groove; and a resistance, wherein the resistance having no dispersion in resistance values can be formed.例文帳に追加

ゲート形成溝内に埋め込んで形成される金属系ゲート電極を有するトランジスタ群と抵抗とを有する半導体装置で、抵抗値のばらつきをなくした抵抗形成を可能とする。 - 特許庁

In an active area forming a floating gate electrode on an Si substrate forming a burying dispersion area being a control gate so as to be capacity-coupled through an insulating of the surface of the Si substrate and forming a flash memory cell, an n type dispersion area being a source area and a drain area is formed on both sides of the floating gate electrode.例文帳に追加

コントロールゲートとなる埋設拡散領域を形成されたＳｉ基板上にフローティングゲート電極を、Ｓｉ基板表面の絶縁膜を介して容量結合するように形成し、フラッシュメモリセルが形成される活性領域中において、前記フローティングゲート電極の両側にソース領域およびドレイン領域となるｎ型拡散領域を形成する。 - 特許庁

To provide a field-effect semiconductor device having normally-off characteristics having a small on-state resistance and a gate leakage current and reduced dispersion of characteristics.例文帳に追加

オン抵抗及びゲートリーク電流の小さいノーマリオフ特性を有し、且つ特性のばらつきが少ない電界効果半導体装置を提供する。 - 特許庁

To make the resistance small in a source/drain area below the gate electrode and to suppress the dispersion of threshold voltage and short channel effect.例文帳に追加

ゲート電極の側方下に位置するソース／ドレイン領域の低抵抗化が図れ、且つ、しきい値電圧のバラツキ及びショートチャネル効果を抑制する。 - 特許庁

The first multilayer film 141 is formed on the semiconductor substrate 10 between the first dispersion region 11 and the gate insulating film 32.例文帳に追加

第１多層膜１４１は、第１拡散領域１１とゲート絶縁膜３２との間において、半導体基板１０の上に形成されている。 - 特許庁

Not only delay values but also the value of the dispersion (standard deflection) of the delay values are stored in a circuit component library 10 constituted of a basic gate for operating logical synthesis.例文帳に追加

論理合成を行うための基本ゲートなどからなる回路部品ライブラリ１０に遅延値だけではなく遅延値の分散（標準偏差）の値を持たせる。 - 特許庁

Accordingly, a diffusion into the gate insulating film 3 or a channel region of impurity ions is inhibited, and the dispersion of the threshold voltage of a MISFET can be reduced.例文帳に追加

これにより、不純物イオンのゲート絶縁膜３中又はチャネル領域への拡散を抑制し、ＭＩＳＦＥＴのしきい値のばらつきを低減できる。 - 特許庁

Local wiring 152 conducting the gate electrode 120 of the second inverter 22 and the source drain dispersion layers 110b, 110c of the first inverter 20 is provided.例文帳に追加

第２インバータ２２のゲート電極１２０ｃと、第１インバータ２０のソースドレイン拡散層１１０ｂ，１１０ｃとを導通させる局部配線１５２を備える。 - 特許庁

To control the temperature decrease and temperature dispersion of an mold and a cavity, to eliminate the restriction of the arrangement position of a gate, and to improve the use efficiency of a material.例文帳に追加

金型およびキャビティの温度低下および温度のバラツキを抑制するとともに、ゲートの配置位置の制約を無くし、材料の利用効率を高めること。 - 特許庁

Thus, the dispersion of the drain current IDS1 of the FET 1 due to the manufacture process is compensated by a gate bias circuit 20.例文帳に追加

このため、製造プロセスに起因するＦＥＴ１のドレイン電流ＩＤＳ１のばらつきをゲートバイアス回路２０によって補償することが可能になる。 - 特許庁

To provide a semiconductor storage device, wherein dispersion in threshold is reduced and no large electric field is required for drawing out electrons from a floating gate.例文帳に追加

しきい値のばらつきを低減でき、かつ、浮遊ゲートからの電子の引き抜きに高電界を必要としない半導体記憶装置を提供すること。 - 特許庁

A branching device 32 divides an output light from the wavelength dispersion medium 30 into two, applies the one to a clock extract device 34 and applies the other to an optical gate device 36.例文帳に追加

分波器３２は、波長分散媒質３０の出力光を２分割し、一方をクロック抽出装置３４に、他方を光ゲート装置３６に印加する。 - 特許庁

To provide a field effect transistor, a semiconductor wafer, and a method for manufacturing the field effect transistor wherein an interval between a gate electrode and a recess can be set arbitrarily, while the accuracy in position of the gate electrode and the recess is enhanced for reduced dispersion in performance.例文帳に追加

ゲート電極とリセスの距離を任意に設定でき、かつゲート電極とリセスの位置精度を高くして、性能ばらつきを低減した電界効果トランジスタ、半導体ウエハおよび電界効果トランジスタの製造方法を提供する。 - 特許庁

When a gate delay time is dominant, one parameter with high sensitivity to capacity is specified, and a dispersion according to this parameter is added to the RC rule file 43.例文帳に追加

ゲート遅延時間が支配的である場合には、容量に対する感度の高いパラメータを一つ特定し、そのパラメータに応じたばらつきをＲＣルールファイル４３に付加する。 - 特許庁

To provide a supply device for a chip part capable of reducing dispersion of the number of discharge in a short period of time by stabilizing a behavior of the chip part passing above a gate port.例文帳に追加

ゲート口の上方を通過するチップ部品の挙動を安定させ、短時間での排出数のばらつきを小さくできるチップ部品の供給装置を提供する。 - 特許庁

To provide a design technique of a semiconductor integrated circuit which restrains dispersion in a gate length due to optical proximity effect and a library design method which ensures characteristic of a cell.例文帳に追加

光近接効果によるゲート長のばらつきを抑制する半導体集積回路の設計手法、及びセルの特性を保証するライブラリ設計方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device that prevents dispersion in gate electrode shapes between a p-MOS transistor and an n-MOS transistor and is suitable for fining.例文帳に追加

ｐ−ＭＯＳトランジスタとｎ−ＭＯＳトランジスタとのゲート電極形状のばらつきを防止し、微細化に好適な半導体装置の製造方法を提供する。 - 特許庁

To provide a photoelectric converting device where the resistance of a gate line is small, driving speed is fast, leak current is less and Vth dispersion is small.例文帳に追加

ゲート線の抵抗が小さくて駆動速度の速い光電変換装置、及びリーク電流が少なくて、且つＶｔｈばらつきの小さい光電変換装置を提供する。 - 特許庁

Articles sliding along the gate 3A set at a gentle slope are struck with the opposed gate 3B set at a steep slope, to correct a sliding track of the articles, and the articles are thereby dropped toward the central part of the dispersion table 4.例文帳に追加

緩傾斜に設定されたゲート３Ａに沿って滑走してきた物品が、急傾斜に設定された対向するゲート３Ｂに当たって、物品の滑走軌道が修正されることにより、物品が分散テーブル４の中心部に向かって落下させられる。 - 特許庁

The method includes: a step of measuring reflectivity measurement data, and dispersion and polarization analysis data for the specimen; a step of determining thickness of a nitroxide gate dielectric formed on the specimen from the reflectivity measurement data; a step of determining refractive index of the nitroxide gate dielectric from the thickness and dispersion and polarization analysis data; and a step of determining nitrogen concentration of the nitroxide gate dielectric from the refractive index.例文帳に追加

試験体の測定のための方法において、該試験体の反射率測定データおよび分光偏光解析データを測定する工程と、該反射率測定データから、該試験体上に形成された窒化酸化物ゲート誘電体の厚さを判定する工程と、該厚さおよび該分光偏光解析データから、窒化酸化物ゲート誘電体の屈折率を判定する工程と、該屈折率から、該窒化酸化物ゲート誘電体の窒素濃度を判定する工程と、を含む。 - 特許庁

To prevent that an erasing time is lengthened without applying over- electric-field to a tunnel insulation film even if erasing speed is different by dispersion of manufacturing, in a memory having a floating gate.例文帳に追加

フローティングゲートを有するメモリにおいて，製造バラツキにより消去速度が異なっても，トンネル絶縁膜に過大な電界をかけることなく，消去時間が長くなることを防止する。 - 特許庁

A dispersion mask composed of SiNx film is formed on the n-type GaAs layer 5, and Zn is dispersed on the n-type GaAs layer 5 through the opening of the mask so as to form a p+-type gate region 6.例文帳に追加

ｎ型ＧａＡｓ層５にＳｉＮ_x 膜からなる拡散マスクを形成し、その開口部を通じてＺｎをｎ型ＧａＡｓ層５に拡散させてｐ^+ 型ゲート領域６を形成する。 - 特許庁

Thus, dispersion of the threshold voltage after pre-write can be reduced by lengthening a pre- write time and performing pre-write until floating gate voltage VFG is made to saturation voltage.例文帳に追加

このように、プリライト時間を長くし、フローティングゲート電圧Ｖ_FGが飽和電圧となるまでプリライトを行なうことにより、プリライト後のしきい値電圧のバラツキを低減することができる。 - 特許庁

To provide a semiconductor device capable of being manufactured with an excellent yield at a low cost, having the high reliability of a gate insulating film, and having the small dispersion of a threshold voltage; and to provide a manufacturing method for the semiconductor device.例文帳に追加

低コストで歩留り良く製造でき、ゲート絶縁膜の信頼性が高く、しきい値電圧のばらつきが小さい半導体装置及びその製造方法を提供する。 - 特許庁

As a result, lateral dispersion of the p-type impurity is suppressed to the limit of the depth where C is ion-implanted, and lateral dispersion is enlarged in the region deeper than the depth where C is ion-implanted, resulting in constitution of p-type gate region, in such a manner as to creep into under the source region.例文帳に追加

これにより、Ｃが注入された深さまでにおいては、ｐ型不純物の横方向拡散が抑制され、Ｃが注入された深さよりも深い領域においては、ｐ型不純物が横方向拡散され、ソース領域の下方まで入り込むようにｐ型ゲート領域４が形成される。 - 特許庁

To solve a problem that the capacitive voltage conversion sensitivity of capacitive voltage conversion circuits is dispersed for each JFET by the dispersion of the drain current and a good angular velocity signal is not obtained in a source follower circuit connected with gate resistors between gate sources via JFETs.例文帳に追加

容量電圧変換回路を、ＪＦＥＴ２１，３１を用いてゲート・ソース間にゲート抵抗２１ｄ，３１ｄを接続した構成のソースホロア回路では、ドレイン電流のバラ付きにより容量電圧変換感度がＪＦＥＴ毎にバラ付き、良好な角速度信号が得られない。 - 特許庁

The same word line voltage is applied to a control gate of a selection memory cell at the time of verification and read-out, occurrence of a read-out error caused by verification and dispersion of gate voltage of read-out can be prevented, and accuracy of verification and read-out can be improved.例文帳に追加

ベリファイおよび読み出し時に選択メモリセルの制御ゲートに同じワード線電圧を印加し、チャージ電流を異なるレベルに設定することによって、ベリファイおよび読み出しのゲート電圧のバラツキによる読み出しエラーの発生を防止でき、ベリファイおよび読み出しの精度を向上できる。 - 特許庁

To provide a vehicle wheel manufactured with use of a casting method of a side gate system, having a small dispersion in rim strength in the circumferential direction and an excellent strength balance of the whole in the circumferential direction.例文帳に追加

サイドゲート方式の鋳造法を用いて製造された車両用ホイールであって、リム部の周方向における強度のバラツキが少なく、周方向全体の強度バランスに優れたものを提供する。 - 特許庁

In the case that the MOSFET for the trigger and the MOSFET for the protection are N-channel type MOS transistors, gate electrodes for triggers 5, 5a, source dispersion layers 6, 6a or the like are connected to earth potential.例文帳に追加

なお、トリガー用ＭＯＳＦＥＴと保護用ＭＯＳＦＥＴとがＮチャネル型ＭＯＳトランジスタである場合には、トリガー用ゲート電極５，５ａ、ソース拡散層６，６ａ等は接地電位に接続されている。 - 特許庁