「error detection/correction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

PATTERN GENERATING METHOD FOR BURST ERROR AND DETECTION /CORRECTION APPARATUS FOR BURST ERROR AND BYTE ERROR例文帳に追加

バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置 - 特許庁

ERROR DETECTION/CORRECTION METHOD AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

誤り検出訂正方法および半導体メモリ装置 - 特許庁

COMMUNICATION DEVICE AND ERROR DETECTION/CORRECTION METHOD THEREFOR例文帳に追加

通信装置及び通信装置の誤り検出訂正方法 - 特許庁

NETWORK DATA TRANSMISSION ERROR DETECTION/CORRECTION ARCHITECTURE AND METHOD例文帳に追加

ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法 - 特許庁

To provide an error detection/correction circuit 1 with high processing efficiency.例文帳に追加

処理効率のよい誤り検出訂正回路１を提供する - 特許庁

The error detection correction module detects an error from data read from a cash memory and corrects the error.例文帳に追加

エラー検出訂正モジュールは、キャッシュメモリから読み出されたデータからエラーを検出し、当該エラーを訂正する。 - 特許庁

The error detection correction module executes error detection correction processing for the data read by the read module and the designation data.例文帳に追加

誤り検出訂正モジュールは、前記リードモジュールにより読み出されたデータ及び前記指定データに対する誤り検出訂正処理を実行する。 - 特許庁

At the time of reading, a control part 12 outputs an address signal and a write data signal 20, an error detection correction code generator 13 generates an error detection correction code 21, a composer 14 couples the write data signal 20 with the error detection correction code 21, and a memory 15 writes data with error detection correction code in the inner part.例文帳に追加

読み出し時には、制御部１２は、アドレス信号、書き込みデータ信号２０を出力し、エラー検出訂正コード発生器１３が、エラー検出訂正コード２１を生成し、合成器１４が書き込みデータ信号２０とエラー検出訂正コード２１とを結合し、メモリ１５は、エラー検出訂正コード付きデータを内部に書き込む。 - 特許庁

The patrol task specifies the updated page based on the updated page table 143, generates the error detection correction code of the updated page, and sets the error detection correction code to an entry corresponding to the updated page in the error detection correction code table 122.例文帳に追加

パトロールタスクは更新ページテーブル１４３に基づいて更新ページを特定し、更新ページの誤り検出訂正符号を生成し、誤り検出訂正符号を誤り検出訂正符号テーブル１２２内の更新ページに対応するエントリに設定する。 - 特許庁

To generate error-detection/correction-code-attached data in simple configuration.例文帳に追加

簡易な構成でエラー検出・訂正符号付きデータを生成することが課題である。 - 特許庁

The detection/correction unit 3 detects and corrects an error in data read out from a memory 1 and outputs error information.例文帳に追加

検出訂正部３は、メモリ１から読み出されたデータのエラーを検出・訂正し、エラー情報を出力する。 - 特許庁

To attain universal data error detection/correction by simplifying processing, and reducing hard quantity.例文帳に追加

処理が簡単で、ハード量が少なく、汎用性のあるデータ誤り検出・訂正を行う。 - 特許庁

According to one embodiment, a cash controller includes an error detection correction module and a controller.例文帳に追加

実施形態によれば、キャッシュコントローラは、エラー検出訂正モジュールと、コントローラとを具備する。 - 特許庁

An orthogonal demodulation error detection/correction circuit 27 detects information on the phase error and the amplitude error, which occur in the orthogonal demodulation signal, and corrects the phase error and the amplitude error.例文帳に追加

また、直交復調誤差検出補正回路２７により直交復調信号に発生する位相誤差や振幅誤差に関する情報を検出して、位相誤差や振幅誤差を補正する。 - 特許庁

ATM CELL TRANSFER DEVICE, ERROR DETECTION CORRECTION METHOD USED THEREFOR, AND PROGRAM OF ATM CELL TRANSFER DEVICE例文帳に追加

ＡＴＭセル転送装置及びそれに用いる誤り検出補正方法並びにそのプログラム - 特許庁

In this ECC section 55, the prescribed error detection correction processing is performed for the stored data.例文帳に追加

そして、このＥＣＣ部５５において、記憶データに所定の誤り検出訂正処理を施す。 - 特許庁

Also, on the basis of the error detection correction code set to an entry corresponding to a non-updated page in the error detection correction code table 122, the patrol task detects and corrects the bit inversion error of the non-updated page.例文帳に追加

また、パトロールタスクは誤り検出訂正符号テーブル１２２内の未更新ページに対応するエントリに設定されている誤り検出訂正符号に基づいて未更新ページのビット反転エラーを検出および訂正する。 - 特許庁

An error detection correction part 16 inspects the data with error detection correction code, outputs a non-correctable error signal 25 or a correctable signal, and corrects and outputs, in a case that the data are correctable, the data as a read data signal 23.例文帳に追加

エラー検出訂正部１６は、エラー検出訂正コード付きデータを調べ、訂正不可能エラー信号２５、または、訂正可能信号を出力し、訂正可能であれば、データを訂正して読み出しデータ信号２３として出力する。 - 特許庁

To provide an error detection correction system suitable for use in a memory that requires a reduction in circuit scale.例文帳に追加

回路規模縮小が要求されるメモリ用途に適したエラー検出訂正システムを提供する。 - 特許庁

The data storage device includes a read module, an error detection correction module, and a controller.例文帳に追加

実施形態によれば、データ記憶装置は、リードモジュールと、誤り検出訂正モジュールと、コントローラとを具備する。 - 特許庁

To provide an error detection/correction circuit capable of efficient error correction, a semiconductor memory controller provided therewith, and an error correction method.例文帳に追加

効率の良い誤り訂正が可能な誤り検出訂正回路、前記誤り検出訂正回路を有する半導体メモリコントローラ、および誤り訂正方法を提供する。 - 特許庁

In the semiconductor storage device provided with an error detection correction system, a first operation mode for performing 2-bit error correction using a BCH code and a second operation mode for performing 1-bit error correction are set to the error detection correction system switchably by sharing a main part of the system.例文帳に追加

エラー検出訂正システムを備えた半導体記憶装置において、前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。 - 特許庁

To provide a memory system for making test-free a memory device on which an error detection/correction system is loaded.例文帳に追加

エラー検出訂正システムを搭載したメモリデバイスを、テストフリー化することを可能としたメモリシステムを提供する。 - 特許庁

The error detection correction of the data 1, 2 and 3 are parallelly performed by respective ECC performance units 4a, 4b and 4c.例文帳に追加

データ１、２、３のエラー検出訂正が各ＥＣＣ実行ユニット４ａ、４ｂ、４ｃにて並列に実行される。 - 特許庁

The error detection/correction circuit 22 erases/corrects the information block just before or after an error synchronizing signal in an ECC block after the write control.例文帳に追加

誤り検出訂正回路２２は、書込み制御後のＥＣＣブロックの誤りのある同期信号の直前又は直後の情報ブロックを消失訂正する。 - 特許庁

An ECC decode PO arithmetic circuit 111 is provided with two error correction modes of a disappearance correction mode and a detection correction mode, and the disappearance correction mode is set if the number of error lines of the ECC block is less than a threshold value Ns, and the detection correction mode is set if the number of error lines is not less than the threshold value Ns.例文帳に追加

ＥＣＣデコードＰＯ演算回路１１１は、消失訂正モードと検出訂正モードの２つの誤り訂正モードを備え、ＥＣＣブロックのエラーライン数が閾値Ｎｓ未満であれば消失訂正、閾値Ｎｓ以上であれば検出訂正を設定する。 - 特許庁

The controller performs a power supply control for turning off power to the cash memory and turning on the power again, in the event of an error that cannot be corrected by the error detection correction module and is a hard error.例文帳に追加

コントローラは、前記エラー検出訂正手段によるエラー訂正が不可能で前記エラーの種別がハードエラーの場合に、前記キャッシュメモリに対する電源遮断及び電源再投入の電源制御を実行する。 - 特許庁

The controller executes correction processing of the designation data when the error detection correction module cannot correct the error, and executes the error detection processing again on the basis of the designation data after the correction processing.例文帳に追加

コントローラは、前記誤り検出訂正モジュールによる誤り訂正が不能である場合に、前記指定データの修正処理を実行し、修正処理後の指定データに基づいた再度の誤り検出処理を実行する。 - 特許庁

The data subjected to the error detection correction are stored in the memories 3a, 3b and 3c, and the requested data 1 are transferred to the MPU 14.例文帳に追加

エラー検出訂正されたデータがメモリ３ａ、３ｂ、３ｃに格納され、要求されたデータ１がＭＰＵ１４に転送される。 - 特許庁

To realize a data storage controller capable of improving utilization efficiency of the memory by fast performing error detection correction and memory access.例文帳に追加

誤り検出訂正及びメモリアクセスを高速に行い、メモリの使用効率を向上可能なデータ記憶制御装置を実現する。 - 特許庁

An error detection/correction circuit 213 in the element 200 stores an address correctly reproduced by the received ECC code in a register 214.例文帳に追加

記憶素子２００内の誤り検出訂正回路２１３は、受け取ったＥＣＣ符号により正しく再現したアドレスをレジスタ２１４に格納する。 - 特許庁

By inputting a volume of the measurement error into an error detection/correction circuit 48, adding two kinds of error volumes to make up a deflection signal 25, and inputting it into an electrostatic deflection electrode 15, the electron beam 10 is positioned in precision.例文帳に追加

この測定誤差量を誤差検出・補正回路４８に入力し、２種類の誤差量を加えて偏向信号２５を作り、静電偏向電極１５に入力することで、電子ビーム１０の正確な位置決めを可能とする。 - 特許庁

To provide an error correction circuit of a programmable logic circuit capable of dynamically performing detection, correction and restoration of an error in a configuration memory, with the error concealed, without influencing the programmable logic circuit.例文帳に追加

コンフィギュレーションメモリのエラーの検出から修正、復旧までをプログラマブル論理回路に影響を与えることなくエラーを隠蔽した状態で動的に行うことが可能なプログラマブル論理回路のエラー訂正回路を提供する。 - 特許庁

An error detection correction circuit 8 detects an error of three bits or more of the read data on the basis of a comparison result from the ECC code comparison circuit 6 or a comparison result from the count number comparison circuit 7.例文帳に追加

誤り検出訂正回路８は、ＥＣＣコード比較回路６からの比較結果またはカウント数比較回路７からの比較結果に基づいて、読み出しデータの３ビット以上の誤りを検出する。 - 特許庁

The ICP module generates encoded data capable of error detection correction processing between the channels by using the data stored in each nonvolatile memory.例文帳に追加

ＩＣＰモジュールは、前記各不揮発性メモリに記憶されるデータを使用して、チャネル間の誤り検出訂正処理が可能な符号化データを生成する。 - 特許庁

At the time of reading, the control part 12 outputs an address signal, and the memory 15 outputs data with error detection correction code according to the address signal.例文帳に追加

読み出し時には、制御部１２は、アドレス信号を出力し、メモリ１５は、アドレス信号にしたがい、エラー検出訂正コード付きデータを出力する。 - 特許庁

The IPC module generates encoded data capable of error detection correction processing between the channels by using the data stored in each nonvolatile memory.例文帳に追加

ＩＰＣモジュールは、前記各不揮発性メモリに記憶されるデータを使用して、チャネル間の誤り検出訂正処理が可能な符号化データを生成する。 - 特許庁

When the volatile memory 1 is restored from a standby state to a normal operation state, an error detection/correction part 8 detects an error by using the volatile memory 1 as an object, and transmits an error detection result to the whole control part 9, and the whole control part 9 stores the error detection result.例文帳に追加

揮発性メモリ１が待機時から通常動作時に復帰したときは、誤り検出／訂正部８は、揮発性メモリ１を対象として誤りを検出し、誤り検出結果を全体制御部９に送り、全体制御部９は誤り検出結果を保存する。 - 特許庁

Further, with respect to the header, in addition to the error correction retransmission function by the TCP/IP, addition of other error correction code, error detection/ correction at the receiver side, or multiple transmission of a copy of the header and a majority decision at the receiver side are performed.例文帳に追加

また、ヘッダに関して、ＴＣＰ／ＩＰによる誤り訂正再送機能に加えて、さらに別個の誤り訂正符号の付加と受信側での誤り検出・訂正、ないしヘッダの複製の多重送信と受信側での多数決判断を行う。 - 特許庁

To attain high level data processings requiring the merge processing of data in each processor in an error detection/correction technology for processing the error check unit data of an ECC, by sharing the data with a plurality of processors.例文帳に追加

ＥＣＣのエラーチェック単位のデータを複数の処理装置にて分担して処理するエラー検出訂正技術において、個々の処理装置において、データのマージ処理を必要とするような高度なデータ処理を可能にする。 - 特許庁

When reproduced information data are written in a 1st memory 3, an inner error detecting and correcting part 7 detects and corrects an error by utilizing an inner parity and attaches detection correction results at this time to the information data.例文帳に追加

第１のメモリ３に再生された情報データが書き込まれると、インナー誤り検出訂正部７はインナーパリティを利用して誤り検出訂正を施し、この時の検出訂正結果を情報データに付加する。 - 特許庁

The headphone 20 uses a receiver 41 to receive the data, an error detection correction circuit 42 corrects an error and stores the resulting data to a data buffer 43, a digital/analog converter amplifier circuit 44 sequentially reads the data to drive a speaker 24.例文帳に追加

ヘッドフォン２０は、上記送信データを受信装置４１で受信し、エラー検出訂正回路４２でエラーを訂正してデータバッファ４３に格納し、Ｄ／Ａ変換アンプ回路４４により順次読み出してスピーカ２４を駆動する。 - 特許庁

A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.例文帳に追加

ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁

After turning on a power supply, a transfer device 14 detects a bootstrap program 111 with a 1st error inspection code 114 which is stored in a 1st storage device 11, applies error detection/correction processing to the bootstrap program 111 and transfers the processed program 111 to a 2nd storage device 12.例文帳に追加

電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。 - 特許庁

After a power supply is turned on, a transfer device 14 detects the bootstrap program 111 with a first error inspection code 114 stored in a first storage device 11, and performs error detection/correction processing to transfer the bootstrap program 111 to a second storage device 12.例文帳に追加

電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。 - 特許庁