「extension bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Furthermore, the correction data generation section extracts various feature quantities, based on the brightness of the image from the generated bit map and draws the correction data (extension coefficient G) for correcting the image for each GOP.例文帳に追加

さらに、生成したビットマップから、画像の明るさに基づいた各種特徴量を抽出して、画像を補正するための補正データ（伸張係数Ｇ）をＧＯＰ毎に導出する。 - 特許庁

To provide an encoding technique capable of transmitting more extension layer codes in scalable encoding by effectively utilizing a bit reduction effect by lossless encoding.例文帳に追加

ロスレス符号化によるビット削減効果を有効に利用し、スケーラブル符号化の拡張階層符号をより多く伝送することができる符号化技術を提供することを目的とする。 - 特許庁

In the state of the cover member 30 being attached to the frame 2, the front end of the bit 5 is arranged on the inner side from the front end of the cover member 30 in an extension direction, and the inner peripheral surface in the vicinity of front end of the cover member 30 is brought into contact with the head of a screw 50 attached to the front end of the bit 5.例文帳に追加

カバー部材３０がフレーム２に取り付けられた状態において、ビット５の先端は、カバー部材３０の先端よりも伸延方向内側に配置され、カバー部材３０の先端近傍の内周面は、ビット５の先端に取り付けられたネジ５０の頭部に接触する。 - 特許庁

A decoding processing device 200 determines whether padding is performed correctly or not relative to a bit string wherein a cipher text is decoded and mapped and compressed into a compressed expression of the torus in the 6-th order extension field, and bonds each bit string acquired by performing un-padding corresponding to a determination result.例文帳に追加

復号処理装置２００は、暗号文が復号されて６次拡大体におけるトーラスの圧縮表現に写像され圧縮されたビット列について、パディングが正しく行われているか否かを判定し、当該判定結果に応じてアンパディングを行って得られた各ビット列を結合する。 - 特許庁

The ratchet unit is provided to be directly fixed to the bit through the above designing, and the bending change of the extension shaft is also combined with the one-way control of the ratchet unit.例文帳に追加

上記の設計により、本発明ではラチェットユニットを直接ビットの組み付けに供するとともに、ラチェットユニットの一方向性制御に延長シャフトの屈曲変化を組み合わせることができる。 - 特許庁

An Hadamard transform part 2 performs Hadamard transform to an image signal s2 to which the bit extension is performed to output four signals h0, h1, h2, and h3 having different frequency components.例文帳に追加

アダマール変換部２は、ビット拡張された画像信号ｓ２に対してアダマール変換を行って、異なる周波数成分を有する４つの信号ｈ０、ｈ１、ｈ２及びｈ３を出力する。 - 特許庁

A bit line BLDn comprises an extension part 17 extending in the column direction along the memory cells 10, and the contact plug 14 connected to the access transistor of each memory cell (not shown in the Fig.) formed in the Si substrate 15.例文帳に追加

ビット線ＢＬＤｎは、メモリセル群１０に沿って列方向に延びる延伸部１７と、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

To improve the subjective quality of a decoding signal by reducing occurring pre-echo/post-echo without a significant increase in bit rate in a band extension technique in a frequency domain represented by SBR (Spectral Band Replication).例文帳に追加

ＳＢＲに代表される周波数領域での帯域拡張技術において、ビットレートを著しく増大させることなく、発生するプリエコー・ポストエコーを軽減し復号信号の主観的品質を向上させる。 - 特許庁

To improve subjective quality of a decoding signal by reducing occurring pre-echo/post-echo without increasing remarkably a bit rate in band extension technique in a frequency domain represented by SBR.例文帳に追加

ＳＢＲに代表される周波数領域での帯域拡張技術において、ビットレートを著しく増大させることなく、発生するプリエコー・ポストエコーを軽減し復号信号の主観的品質を向上させる。 - 特許庁

To improve the subjective quality of a decoded signal by reducing generated pre-echoes and post-echoes without significantly increasing a bit rate in a band extension technology in a frequency region represented by SBR.例文帳に追加

ＳＢＲに代表される周波数領域での帯域拡張技術において、ビットレートを著しく増大させることなく、発生するプリエコー・ポストエコーを軽減し復号信号の主観的品質を向上させる。 - 特許庁

Further, going through EMF for every record, if there is a bit map extension specification record that specifies the flexible mode of a bit map (S560: YES), and if the spool file includes processing information that should be reduction-processed and it is for black-and-white printing (S570: YES), the record is changed into the record that specifies half-tone (S580).例文帳に追加

その後更に、ＥＭＦをレコード毎にみていき、ビットマップの伸縮モードを指定するビットマップ拡張指定レコードがあった場合であって（S560：YES）、しかも、当該スプールファイルが縮小加工すべき加工情報を含み且つ白黒印刷用のものである場合（S570：YES）、そのレコードを、ハーフトーンを指定するレコードに変更する（S580）。 - 特許庁

In this case, encoding compression is intensively applied to low frequency components and high frequency components are rounded in a natural image, so that in mapping each data of the bit stream in the base vector, only low frequency components are used to maintain the reproducibility of the bit stream in decoding extension.例文帳に追加

このとき、自然画像では低周波成分に集中し高周波成分が丸め込まれる、という符号化圧縮の特性から、ビット・ストリームの各データを基底ベクトルにマッピングする際には、低周波成分のみを使用することによって、復号化伸張時におけるビット・ストリームの再現性の維持を図る。 - 特許庁

To provide a moving picture coder that eliminates the need for adoption of a high data transmission frequency for a frame memory and for extension of a data bit width even when many numbers of coding object pixels like the HDTV are required or a vertical direction retrieval range of motion retrieval is extended.例文帳に追加

ＨＤＴＶのように符号化対象画素数が多くても、あるいは動き探索の垂直方向探索範囲を拡大しても、フレームメモリとの間のデータ転送周波数の高速化や、データビット幅の拡大を不要とする - 特許庁

In addition, low-concentration n-type impurity regions (extension region) 152 which become parts of the bit lines BL are formed on the substrate 10 by performing ion implantation by again using the regions including the regions of the memory gates MG and control gates CG as masks.例文帳に追加

そして、再びＭＧ及びＣＧの領域を含めた領域をマスクとしてイオン注入することにより、基板１０上にビット線ＢＬの一部となる低濃度Ｎ型不純物領域（エクステンション領域）１５２を形成する。 - 特許庁

An intermediate value calculation circuit 4 generates a numerical value showing an intermediate value by a predetermined calculation using the partial solutions predicted by the solution prediction circuit 3, and stores a value obtained by appending an extended sign bit to the intermediate value by sign extension in the register.例文帳に追加

中間値計算回路４は、解予測回路３で予測された部分解を用いた所定の演算により、中間値を示す数値を生成し、中間値に対して符号拡張により拡張符号ビットを付加した数値をレジスタに格納する。 - 特許庁

To generate an output image signal S2 which is smoothly made into multilevel by suppressing generation of level jump when an input image signal S1 obtained by performing image synthesis of a plurality of image signals with different precision is made into multilevel by bit extension.例文帳に追加

精度の異なる複数の画像信号が画像合成された入力画像信号Ｓ１をビット拡張より多階調化するに際して、階調飛びの発生を抑制し、滑らかに多階調化された出力画像信号Ｓ２を生成する。 - 特許庁

With a bit map data region secured for three band portions, using a common function in the threads Th0-Th2 to be executed in parallel, each of the compression and extension is nearly continuously performed for the three band portions, thereby bitmap expansion of printing data is made at high speed.例文帳に追加

ビットマップデータ領域を３バンド分確保し、並列実行されるスレッドＴｈ０〜Ｔｈ２で共通の関数を用い、３バンド分について圧縮及び伸長のそれぞれをほぼ連続的に行うことにより、印刷データを高速にビットマップ展開する。 - 特許庁

As shown in the cross-sectional diagram 1 (b), a bit line BLUn comprises extension parts 16A and 16N extending in the column direction along the memory cells 10, and a contact plug 14 connected to an access transistor of each memory cell (not shown in the Fig.) formed in an Si substrate 15.例文帳に追加

図１（ｂ）の断面図に示すように、ビット線ＢＬＵｎは、メモリセル群１０に沿って列方向に延びる延伸部１６Ａおよび１６Ｂと、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

A waveform- decoding/extension circuit 3 decodes with respect to only a bit stream belong to a frame, through which no difference signal is transmitted on the basis of header information and extends waveforms to a following frame section, in which no decoding operation has been carried out for generating predictive signals.例文帳に追加

波形復号・延長回路３はヘッダ情報に基づき、差分信号が伝送されないフレームでは、そのフレームのビットストリームに対してのみ復号動作を行って復号化したフレームの波形サンプルをまだ復号化していない次のフレームの区間へ波形延長して予測信号を生成する。 - 特許庁

While, each extension resistor corresponding to an extended amount of the distance between the voltage extraction points in the group of reference resistors at the (N-1)-th stage is arranged above and below the group of reference resistors at the N-th stage, so as to reduce a ratio of an offset voltage V_offset included in a voltage range ΔV per bit formed for each reference resistor.例文帳に追加

一方、第Ｎ段の基準抵抗器群の上下に、第（Ｎ−１）段の基準抵抗器群における電圧取り出し点の拡張分に相応する拡張抵抗をそれぞれ配設し、１基準抵抗毎に形成されるビット当たりの電圧レンジΔＶに含まれるオフセット電圧Ｖ_offsetの割合を低減する。 - 特許庁

The address signal A <15:0> of 16 bits generated when a jumping instruction is performed is decoded by a decoder 20, fixed data from outside is selected in accordance with a decoded 3-bit decode data by a selector 30 to be inputted to a CPU core 10 to output an extension address signal A<17:16> from the CPU core 10.例文帳に追加

ジャンプ命令を行なったときに発生する１６ビットのアドレス信号Ａ＜１５：０＞をデコーダ２０でデコードし、デコードされた３ビットのデコードデータに応じて外部からの固定データをセレクタ３０で選択してＣＰＵコア１０に入力し、そのＣＰＵコア１０から拡張アドレス信号Ａ＜１７：１６＞を出力する。 - 特許庁

A distance D1 between polysilicon wirings 3b, 3a which form gates of NMOS transistors N1, N3 formed inside one memory cell 1 and arranged in the extension direction of the bit line is different from a distance D2 between the polysilicon wiring 3b and a polysilicon wiring 3b which becomes the gate of the NMOS transistor N1 formed inside the other memory cell 1.例文帳に追加

そして、一方のメモリセル１内に形成されビット線の延在方向に並ぶＮＭＯＳトランジスタＮ１，Ｎ３のゲートとなるポリシリコン配線３ｂ，３ａ間の間隔Ｄ１と、該ポリシリコン配線３ｂと他方のメモリセル１内に形成されるＮＭＯＳトランジスタＮ１のゲートとなるポリシリコン配線３ｂ間の間隔Ｄ２とが異なる。 - 特許庁

Correction is made for each of images G1 to Gk shown by A/D converted image data acquired by AE bracket shooting so that brightness of any image other than a first image whose exposure is the lowest coincides with brightness of the first image, and exposure adjustment processing is carried out by performing bit extension from m bits to n bits (n>m).例文帳に追加

ＡＥブラケット撮影により取得されたＡ／Ｄ変換後の画像データにより表される画像Ｇ１〜Ｇｋのそれぞれに対して、最も露出が低い第１の画像以外の他の画像の明るさを第１の画像の明るさに合わせるように補正するとともに、ｍビットからｎビット（ｎ＞ｍ）にビット拡張することにより露出調整処理を行う。 - 特許庁

I may have caused a bit of confusion. On that point, too, I will check with Mr. Jimi and we will form a consensus view. I regard former Minister Jimi's decision to extend the SME Financing Facilitation Act until the end of March next year in the last extension of the law as a government policy, and I understand that the decision remains unchanged. 例文帳に追加

ちょっと混乱させたと思いますけれども、これも今日また自見大臣としっかり引き継ぎの中で確認し、そして共通の土俵を作りたいと思っていますけれども、来年3月末までの中小企業金融円滑化法の最終延長という自見前大臣の判断、これは政府方針と捉えて、これには変わりはないというふうに考えています。 - 金融庁