「emitter region」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To solve the problem that a high frequency semiconductor device having alternately arranged base contact regions and emitter regions increases the emitter region number to ensure an emitter peripheral length for increasing the current capacity, but this needs to increase the base contact region number according to that number and inevitably to enlarge base regions, resulting in an increased base-collector junction capacitance CBC causing high frequency characteristics to be deteriorated.例文帳に追加

ベースコンタクト領域とエミッタ領域が交互に配置された高周波半導体装置では電流容量を上げるためにエミッタ領域を増やしてエミッタ周辺長を確保するとベースコンタクト領域もその数に応じて必要で、必然的にベース領域が大きくなり、ベース-コレクタ間接合容量Ｃ_BCを増やしてしまう。 - 特許庁

The n^+-type emitter regions 14 is so formed that the percentage of the area which the n^+-type emitter regions 14 occupies in the p-type base region 13 in the center of the semiconductor element 10 is smaller in the periphery of the semiconductor element 10, compared with the percentage of the area in which the n^+-type emitter regions 14 occupies in the p-type base region 13.例文帳に追加

半導体素子１０の中心部においてＮ^＋型エミッタ領域１４がＰ型ベース領域１３に占める面積の割合は、半導体素子１０の周辺部でＮ^＋型エミッタ領域１４がＰ型ベース領域１３に占める面積の割合と比較して小さくなるようにＮ^＋型エミッタ領域１４を形成する。 - 特許庁

The N^+ type emitter regions 14 are formed so that the ratio of the area of the P-type base region 13 occupied by the N^+ type emitter regions 14 at the center part of the semiconductor element 10 is smaller, as compared to the ratio of the P type base region 13 occupied by the N^+ type emitter regions 14 on the periphery of the semiconductor element 10.例文帳に追加

半導体素子１０の中心部においてＮ^＋型エミッタ領域１４がＰ型ベース領域１３に占める面積の割合は、半導体素子１０の周辺部でＮ^＋型エミッタ領域１４がＰ型ベース領域１３に占める面積の割合と比較して小さくなるようにＮ^＋型エミッタ領域１４を形成する。 - 特許庁

In this manufacturing method, electric field intensity at the tip of an emitter is enhanced by forming the emitter formed of a carbon film 2 into a needle-like projection structure having sharp tips and by forming a gate 3 in its extreme vicinity, and a threshold voltage is lowered and current density is heightened by uniformly forming the minute needle-like emitter all over the region of the emitter.例文帳に追加

炭素膜からなるエミッタを先端が先鋭な針状の突起構造とすること、ごく近傍にゲートを形成することによって、エミッタ先端への電界強度が高くなり、更にその微細な針状エミッタをエミッタ領域一面に均一に形成することにより、しきい値電圧を低くし、電流密度を高くすることができる。 - 特許庁

A p-type well area 8 and an n-type collector region 6 are separately formed in a p-type element formation region 3a that is a portion of a p-type silicon layer 3 as a semiconductor layer, and an n-type emitter region 5 is formed at the surface side of the well region 8.例文帳に追加

半導体層たるｐ形シリコン層３の一部のｐ形の素子形成領域３ａ内に、ｐ形のウェル領域８とｎ形のコレクタ領域６とを離間して形成し、ｎ形のエミッタ領域５をウェル領域８の表面側に形成してある。 - 特許庁

The thickness of a part 41 in a first region AR1 of a buried layer 40 is arranged to be thinner as it goes away from a second region AR2, and the distance between an emitter region 70E and the buried layer 40 is longer than the distance between a collector region 70C and the buried layer 40.例文帳に追加

埋め込み層４０の第１領域ＡＲ１内の部分４１の厚さは第２領域ＡＲ２から遠ざかるほど薄くなっており、エミッタ領域７０Ｅと埋め込み層４０との距離は、コレクタ領域７０Ｃと埋め込み層４０との距離よりも長い。 - 特許庁

In an IGBT having a trench cell, a base region is disposed apart between adjacent cells, and an insulating film for an emitter electrode is provided on a surface of a drift layer where no base region is disposed.例文帳に追加

トレンチセルを有するＩＧＢＴにおいて、ベース領域を隣り合うセル間で離間して配置し、ベース領域が配置されないドリフト層表面にエミッタ電極との絶縁膜を設ける。 - 特許庁

If the n-type semiconductor substrate is defined as an emitter, the p-type impurity region is defined as a base and the n-type impurity region is defined as a collector, a DC current amplification factor hFE can be made into 100 or more.例文帳に追加

N型半導体基板；エミッタ、P型不純物領域；ベース、N型不純物領域；コレクタとする場合直流電流増幅率ｈFEを100以上とすることが可能となる。 - 特許庁

A bipolar transistor (semiconductor device) 100 comprises a silicon layer 7, an impurity region 8 formed on the surface of the silicon layer 7, an emitter electrode 10a made of a polysilicon layer formed on the impurity region 8, and a SiGe layer 9 formed between the impurity region 8 and the emitter electrode 10a and having a width W2 smaller than the width W3 of the emitter electrode 10a.例文帳に追加

このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 - 特許庁

In succession, N-type impurities are diffused in the intrinsic base region 6 through high-temperature heat treatment, to form an emitter diffusion layer 11.例文帳に追加

続いて、高温の熱処理により、真性ベース領域６内にＮ型不純物を拡散させ、エミッタ拡散層１１を形成する。 - 特許庁

Specifically, the silicon layer is formed in a peripheral area of an insulation wall for an emitter region formed at a prescribed position on the silicon-germanium mixed crystal layer.例文帳に追加

特に、シリコン層は、シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設ける。 - 特許庁

A thermal oxide film 61 is formed on the surface by a heat treatment after addition of an impurity to this polycrystal silicon film 41, and an emitter 62 is formed by diffusing the impurity to the emitter region.例文帳に追加

この多結晶シリコン膜４１に不純物を添加した後に熱処理を行うことにより、表面に熱酸化膜６１を形成するとともに、エミッタ領域に不純物を拡散させてエミッタ６２を形成する。 - 特許庁

To provide a semiconductor device capable of reducing a device size and achieving high integration by forming the surface of a substrate to be in a trench structure and providing an emitter region and an emitter electrode, and to provide a method of manufacturing the semiconductor device.例文帳に追加

基板の表面をトレンチ構造にしてエミッタ領域及びエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of improving avalanche resistance when a part of a selectively formed emitter region is in contact with an emitter electrode, and a manufacturing method of the semiconductor device.例文帳に追加

選択的に形成されるエミッタ領域の一部がエミッタ電極と接する場合において、アバランシェ耐量を高めることが可能な半導体装置及びその半導体装置の製造方法を提供することを目的とする。 - 特許庁

In addition, it is constituted so that a common base current amplification factor α_1 of a first transistor, where a first N type conductive region 2 is a collector, and the third P type conductive region 12 and the fourth P type conductive region 13 and a substrate conductive region 1 are a base, and a second N type conductive region 3 is an emitter.例文帳に追加

そして、第１Ｎ型導電領域２をコレクタとし、第３Ｐ型導電領域１２、第４Ｐ型導電領域１３及び基板導電領域１をベースとし、第２Ｎ型導電領域３をエミッタとする第１のトランジスタのベース接地電流増幅率α_1を増大させる構成とした。 - 特許庁

A p^+-type collector region 8, an n^+-type buffer region 9, an n-type base region 10 formed of first and second regions 10a and 10b, a p-type base region 11 formed of first and second parts 11a and 11b and an emitter region 12 are formed in a semiconductor substrate 1 having a trench 5.例文帳に追加

トレンチ５を有する半導体基板１には、Ｐ^+型コレクタ領域８とＮ^+型バッファ領域９と第１及び第２の領域１０ａ、１０ｂから成るＮ型ベース領域１０と第１及び第２の部分１１ａ、１１ｂから成るＰ型ベース領域１１とエミッタ領域１２とが形成されている。 - 特許庁

Each of the pair of transistors Q1 and Q2 contains a collector region 101 of a second conductive type formed in the semiconductor substrate, a base region 102 of the first conductive type formed in the collector region 10, and an emitter region 103 of the second conductive type formed in the base region 102.例文帳に追加

各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。 - 特許庁

In a body region 30 of an insulated gate semiconductor device 20 which is constituted as a trench IGBT and in the body region 30 in a bonded part to an emitter region 32, a high concentration region 34 is formed by using P-type semiconductor whose impurity concentration is higher than that of the body region 30, so as not to be in contact with trench gates 28.例文帳に追加

トレンチＩＧＢＴとして構成された絶縁ゲート型半導体装置２０のボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内にトレンチゲート２８とは接触しないようボディ領域３０より不純物濃度が高いｐ型半導体により高濃度領域３４を形成する。 - 特許庁

The protection circuit 25 includes an n^- layer 26 laminated on a p^- layer 27, a p^+ base region 29 formed on an n^- layer, an n^+ collector region 33 etc. formed on the p+ base region, and an npn transistor 30 etc. which is formed on the n^- layer and is formed on an n+ emitter region 37 etc. overlapped with the p+ base region.例文帳に追加

保護回路２５は、ｐ^−層２７上に積層されたｎ^−層２６、ｎ^−層に形成されたｐ^＋ベース領域２９、ｐ^＋ベース領域に形成されたｎ^＋コレクタ領域３３等、及びｎ^−層に形成されｐ^＋ベース領域とオーバラップしたｎ^＋エミッタ領域３７等で形成されたｎｐｎトランジスタ３０等を含む。 - 特許庁

A first-conductivity-type second base semiconductor layer 60 is formed on the top face of the first base semiconductor layer 40 excluding an emitter region and a region in which an emitter insulating film is formed, and a base ohm layer 70 is formed on the second base semiconductor layer 60.例文帳に追加

第１導電型の第２ベース半導体層６０が第１ベース半導体層４０の上面のうちエミッタ領域及びエミッタ絶縁膜が形成された領域を除外した部分に形成され、第２ベース半導体層６０上にはベースオーム層７０が形成されている。 - 特許庁

In a GaN substrate 100, the light output surface 103 side is doped with Si having a concentration of 1×10^19 /cm^3 to form a yellow region emitter 101, and the epitaxial growth surface side is doped with Si and Zn both having a concentration of 1×10^19 /cm^3 to form a blue region emitter 102.例文帳に追加

ＧａＮ基板１００中の光出力面１０３側にＳｉを１×１０^19/cm^3濃度に添加して黄色領域発光部１０１を形成し、エピタキシャル成長面側にＳｉとＺｎを共に１×１０^19/cm^3濃度添加した青色領域発光部１０２を形成した。 - 特許庁

The semiconductor device 100 that is a vertical IGBT includes a collector electrode 2, a p^+-type collector layer 4, an n^+-type buffer layer 6, an n^--type drift layer 8, a p-type body region 10, an n^+-type emitter region 12, a gate electrode 18, and an emitter electrode 14.例文帳に追加

縦型のＩＧＢＴである半導体装置１００は、コレクタ電極２と、ｐ^+型のコレクタ層４と、ｎ^+型のバッファ層６と、ｎ^−型のドリフト層８と、ｐ型のボディ領域１０と、ｎ^+型のエミッタ領域１２と、ゲート電極１８と、エミッタ電極１４を備えている。 - 特許庁

An emitter side field plate 15 is embedded into the insulating film 17 to shield a lateral electric field generated in the emitter side of the insulating film 17, thereby releasing an electric field to be generated in a pn junction between an n^- drift region 3a and a p base region 4a.例文帳に追加

トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 - 特許庁

Further, a plurality of multi-base regions 4 having an uniform size are arranged inside the emitter region 3, and are formed in the directions of lines and rows.例文帳に追加

また、エミッタ領域３の内側には、均一な大きさの複数のマルチベース領域４が行方向、列方向に配置形成されている。 - 特許庁

To provide a cathode structure capable of stably supplying an emitter to a tip region for a long period of time, and having high luminance of arc.例文帳に追加

長時間にわたり安定的にエミッターを先端領域に供給できるとともに、アークの輝度が高い陰極構造を提供すること。 - 特許庁

The distance between the emitter 13 and a heavily-doped region 9 of the outer base is regulated in width at the base of the second insulating film 8 and is kept constant.例文帳に追加

エミッタ１３と外部ベースの高濃度領域９との距離は、第２の絶縁膜８の底部での幅で規定され、一定に保持される。 - 特許庁

To improve a current amplification of a lateral PNP transistor by reducing the current flowing from an emitter region to a buried layer.例文帳に追加

横型ＰＮＰトランジスタにおいて、エミッタ領域から埋め込み層へ流れる電流成分を低減し、当該トランジスタの増幅率を向上させる。 - 特許庁

A semiconductor device is constituted in a structure that an intrinsic base region 15 of a first semiconductor element is formed in a semiconductor substrate and thereafter, an insulating film 32 having an aperture 33ca is formed on one part of an emitter formation region on the region 15 and an emitter electrode 24 and a protective film 35 of the first semiconductor element are formed on the film 32 having the aperture 33ca.例文帳に追加

第１の半導体素子の真性ベース領域１５を形成後、真性ベース領域１５上の一部のエミッタ形成領域に開口部３３ｃａを有する絶縁膜３２を形成し、当該開口部３３ｃａを有する絶縁膜３２に第１の半導体素子のエミッタ電極２４の形成および保護膜３５の形成を行う。 - 特許庁

By reducing the impurity concentration in a portion of an external emitter electrode or an external base electrode which is for establishing connection to wiring from an intrinsic emitter region or an intrinsic base region, and setting the resistance higher than that in the intrinsic region, thereby making it function as a ballast resistor, the reliability is improved in high output operation.例文帳に追加

真性エミッタ領域または真性ベース領域から配線に接続するための多結晶シリコンからなる外部エミッタ電極または外部ベース電極の一部の不純物濃度を低減し、抵抗値を真性領域の抵抗値より高く設定することで、バラスト抵抗として機能させることにより高出力動作時の動作時信頼性を向上させる。 - 特許庁

In an IEGT 1 having a dummy cell region DC, a narrow second emitter layer 32 is selectively formed on the surface layer of a dummy base layer 18, and the base layer 18 is connected to an emitter electrode 28 through this second emitter layer 32 and a via contact 30, and the resistance value of a floating resistor 34 is adjusted by shapes of the second emitter layer 32 and the via contact 30.例文帳に追加

ダミーセル領域ＤＣを有するＩＥＧＴ１において、ダミーのベース層１８の表面層に狭小な第２のエミッタ層３２を選択的に形成し、この第２のエミッタ層３２とビアコンタクト３０を介してベース層１８をエミッタ電極２８に接続し、かつ、第２のエミッタ層３２とビアコンタクト３０の形状でフローティング抵抗３４の抵抗値を調整する。 - 特許庁

Furthermore, this light emitter is provided with a p-type electrode 109 to contact with a ptype diffused region 107 and an n-side electrode 110 to contact with the n-type diffused region 120, on the surface side of the semiconductor substrate 100.例文帳に追加

さらに、半導体基板１００の表面側に、ｐ型拡散領域１０７にコンタクトするｐ側電極１０９と、ｎ型拡散領域１２０にコンタクトするｎ側電極１１０を設ける。 - 特許庁

A plurality of P^+-type emitter regions 8 are formed in a surface layer in the N-type base region 7 to be arranged in the longitudinal direction of the N-type base region 7 with a nearly equal spacing therebetween.例文帳に追加

また、Ｎ型ベース領域７内の表層部には、複数のＰ^+型エミッタ領域８が、互いにほぼ等間隔を空けて、Ｎ型ベース領域７の長手方向に並んで形成されている。 - 特許庁

When a flat contact terminal body 20 pressurizes a protruding part of the second-layer emitter electrode 19, the force is applied to a place where no channel region 6 is formed, with the channel region 6 not applied with it.例文帳に追加

平坦なコンタクト端子体２０で第２層目のエミッタ電極１９の凸部を加圧したとき、加圧力はチャネル領域６が形成されない箇所に加えられ、チャネル領域６には加わらない。 - 特許庁

In a bipolar transistor using an SiGe mixed crystal layer as a base, the Ge compsns. of an emitter-base junction region and base-collector junction region which is adjacent the base layer are made higher than the Ge compsn. of the base layer.例文帳に追加

SiGe混晶層をベースに用いたバイポーラトランジスタにおいて、ベース層に隣接するエミッタ-ベース接合領域とベース−コレクタ接合領域のGe組成を、ベース層のGe組成よりも高くした構造。 - 特許庁

Hence the diffusion of B from the base layer can be suppressed by making higher the Ge compsns. of the emitter- base junction region and base-collector junction region, which sandwich the base layer than the Ge compsn. of the base layer.例文帳に追加

したがって、ベース層を挟むエミッタ-ベース接合領域とベース−コレクタ接合領域のGe組成を、ベース層のGe組成よりも高くすることにより、ベース層からのBの拡散を抑制できる。 - 特許庁

In addition, when a diode element is turned off, a reverse recovery current applied from the floating layer 41 to the emitter region 39 of the IGBT region 10 is suppressed and reverse recovery capability is improved.例文帳に追加

また、ダイオード素子がオフになったときには、フローティング層４１によりＩＧＢＴ領域１０のエミッタ領域３９に流れ込む逆回復電流が抑制され、逆回復耐量が向上する。 - 特許庁

The region of the base layer 4 adjacent to the first InGaP layer 5 is formed by a GaAs layer, and the region of the emitter contact layer 7 adjacent to the second InGaP layer is formed by the GaAs layer.例文帳に追加

第１ＩｎＧａＰ層５に隣接するベース層４の領域はＧａＡｓ層から形成され、第２ＩｎＧａＰ層６に隣接するエミッタコンタクト層７の領域はＧａＡｓ層から形成されている。 - 特許庁

The nitride layer or the like used as a mask is removed by etching, conductive material layers 117 and 116 are deposited on the residual part of the gate polysilicon layer 112, the source region 106, and the emitter region 114.例文帳に追加

マスクとした窒化物層等を、エッチングにより除去し、導電材層１１７，１１６を、残りのゲートポリシリコン層１１２上及びソース領域１０６及びエミッタ領域１１４上に堆積させる。 - 特許庁

The temperature sensing diode 10 is formed within a height range including a part in the height range of the emitter electrode 8b, and includes: a P-type anode region 18; and an N-type cathode region 16.例文帳に追加

温度検知ダイオード１０は、エミッタ電極８ｂの高さ範囲内の一部を含む高さ範囲に形成されており、ｐ型のアノード領域１８と、ｎ型のカソード領域１６と、を有している。 - 特許庁

The first and the second collector regions 6B and 8B are a prescribed distance away from the emitter region 5B and also apart from each other, and mutually connected by the resistive connection region 9.例文帳に追加

第１および第２コレクタ領域６Ｂ,８Ｂは、エミッタ領域５Ｂと所定の距離以上だけ離れ、お互いの間も互いに離れており、その間が抵抗性接続領域９によって接続されている。 - 特許庁

A PN junction diode between an emitter electrode (22) and a collector electrode (23) of the insulated gate bipolar transistor is built through a PN junction formed between the peripheral base region (27) and the first base region (16).例文帳に追加

周辺ベース領域(27)と第１のベース領域(16)との間に形成されるＰＮ接合により、絶縁ゲート型バイポーラトランジスタのエミッタ電極(22)とコレクタ電極(23)との間にＰＮ接合ダイオードを形成する。 - 特許庁

This device comprises a SiGe base bipolar transistor having an inclined profile of Ge wherein the Ge density of a SiGe base layer increases from an emitter region side toward a collector region side from 0% to 10%.例文帳に追加

ＳｉＧｅベース層のＧｅ濃度をエミッタ領域側からコレクタ領域側に向かって０％から１０％まで増加するような傾斜Ｇｅプロファイルを備えたＳｉＧｅベースバイポーラトランジスタを有する。 - 特許庁

At least one of the emitter layer 4 and the collector layer 6 comprises a semiconductor layer containing aluminum, and a selective oxidation region 3 containing aluminum and a semiconductor region 4 surrounded with it are provided.例文帳に追加

エミッタ層4とコレクタ層6の少なくとも１つの層が、アルミニウムを含む半導体層から成り、アルミニウムを含む選択酸化領域3と該選択酸化領域3に囲まれた半導体領域4とを有している。 - 特許庁

The semiconductor device has an MOS gate structure comprising an N^- drift layer 1, a field stop layer 3, a P collector layer 4, a collector electrode 9, a P base layer 2, an N^+ emitter region 8, a gate insulating film 6, and a gate electrode 7, and an emitter electrode 5.例文帳に追加

半導体装置は、Ｎ^-ドリフト層１、フィールドストップ層３、Ｐコレクタ層４、コレクタ電極９、Ｐベース層２、Ｎ^+エミッタ領域８、ゲート絶縁膜６とゲート電極７とからなるＭＯＳゲート構造、エミッタ電極５を備える。 - 特許庁

The coil-like filament 20 includes two regions 21 where coil pitches are non-dense compared with its surroundings, and holds an emitter 22 in a region held between the two non-dense regions.例文帳に追加

コイル状フィラメント20は、コイルピッチがその周囲よりも疎の領域21を２か所備え、２か所の疎の領域で挟まれた領域にエミッタ22を保持している。 - 特許庁