「emitter region」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The vertical IGBT 10 includes a p-type collector region 21 provided on a rear layer part of a semiconductor substrate 20 and electrically connected with a collector electrode, an n-type emitter region 26 provided on a front layer part of the substrate 20 and electrically connected with an emitter electrode, and an insulative insulation wall 36 provided around an element part.例文帳に追加

縦型ＩＧＢＴ１０は、半導体基板２０の裏層部に設けられているとともにコレクタ電極に電気的に接続されているｐ型のコレクタ領域２１と、半導体基板２０の表層部に設けられているとともにエミッタ電極に電気的に接続されているｎ型のエミッタ領域２６と、素子部の周縁に設けられている絶縁体の絶縁壁３６を備えている。 - 特許庁

To provide a semiconductor device which can reduce the collector resistance of a bipolar transistor having an intrinsic emitter region, intrinsic base region and intrinsic collector region arranged in the vertical direction in a thin SOI layer of several tens to several hundreds of nanometers, and avoid deteriorating characteristics due to current concentration on the intrinsic collector region.例文帳に追加

本発明は、厚さ数１０ｎｍ〜数１００ｎｍ程度の薄膜ＳＯＩ層中に、トランジスタの真性エミッタ領域、真性ベース領域及び真性コレクタ領域が垂直方向に配列しているバイポーラ・トランジスタのコレクタ抵抗の低減と、この真性コレクタ領域での電流の集中による特性劣化を防ぐことができる半導体装置を提供することである。 - 特許庁

An SiGe alloy layer 4 serving as a base layer and an n-type diffusion layer 5 serving as the emitter layer are provided on the active region 2a, and a groove 60 is formed on the surface of the region 2a between the SiGe alloy layer 4 and the element isolation film 3.例文帳に追加

活性領域２ａの上には、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５を設け、ＳｉＧｅ合金層４と素子分離膜３との間の活性領域２ａの表面に溝６０が設けられる。 - 特許庁

The emitter region 6 and the collector region are arranged separately in the width direction of the side wall and the depth direction of the semiconductor substrate 1 through the second conductive type impurity diffusion layer 5, and they are arranged in the closest position in width direction of the side wall.例文帳に追加

前記エミッタ領域６と前記コレクタ領域とは前記第２導電型の不純物拡散層５を介してサイドウオールの幅方向及び半導体基板１の深さ方向に離間して配置され、かつサイドウオールの幅方向において最近接して配置されている。 - 特許庁

After forming an n-type buffer layer 7, a surface of the n-type buffer layer 7 is covered with a protecting film 8, then flaws 6, which are generated in forming the n-type buffer layer 7, are removed by a mirror polishing, and a p-type base region and an n-type emitter region are formed on the surface.例文帳に追加

ｎ型バッファ層７を形成した後で、このｎ型バッファ層７の表面を保護膜８で被覆し、ｎ型バッファ層７を形成したたきに付いたキズ６を鏡面研磨で除去し、その面に、ｐ型ベース領域やｎ型エミッタ領域を形成する。 - 特許庁

To provide an organic electroluminescent element having high brightness and durability obtained by converting substantially colorless light of violet or ultraviolet region, which is emitted from a light emitter, to a light in the visible region using a fluorescence conversion filter.例文帳に追加

発光体から発する実質上無色の紫色領域〜紫外領域の光を、蛍光変換フィルターを用いて可視領域の発光に変換するした発光輝度が高く、かつ耐久性が優れた電界発光素子である有機エレクトロルミネッセンス素子を提供する。 - 特許庁

To obtain a fabrication method of Bi-CMOS semiconductor device in which ion implantation conditions can be set independently for the emitter region of a vertical PNP bipolar transistor and the source-drain region of a PMOS transistor without requiring additional photoresist processes.例文帳に追加

Ｂｉ−ＣＭＯＳ半導体装置の製造方法において、フォトレジスト工程を追加することなく、縦型ＰＮＰ型バイポーラトランジスタのエミッタ領域とＰＭＯＳトランジスタのソース／ドレイン領域とのイオン注入条件をそれぞれ独立に設定することができるようにする。 - 特許庁

A semiconductor device has an IGBT cell including a base region 14 and an emitter region 15 that are formed in an n-type drift layer 11, and a p-type collector layer 12 disposed below the drift layer 11 via an n-type buffer layer 13.例文帳に追加

半導体装置は、ｎ−型のドリフト層１１に形成されたベース領域１４およびエミッタ領域１５と、ドリフト層１１の下にｎ型のバッファ層１３を介して配設されたｐ型のコレクタ層１２とにより構成されるＩＧＢＴセルを有している。 - 特許庁

An emitter mesa 39 is formed on an inner base region 35a with a small carrier density that is located at the upper portion of the flat part of the substrate, and a base electrode 42 is formed on an external base region 35b with a large carrier density that is located at the upper portion of the inclined surface of the substrate.例文帳に追加

基板平坦部の上方に位置するキャリア密度の小さな内部ベース領域３５ａの上にエミッタメサ３９を形成し、基板斜面の上方に位置するキャリア密度の大きな外部ベース領域３５ｂの上にベース電極４２を形成する。 - 特許庁

A polycrystalline silicon film 41 is formed on a silicon substrate 1 in a state where a Vth adjusting region 16 and gate oxide film 21 of CMOSFET are formed, a base 17 of the bipolar transistor is formed and an emitter formed region of the base 17 is exposed.例文帳に追加

ＣＭＯＳＦＥＴのＶｔｈ調整領域１６およびゲート酸化膜２１が形成され、バイポーラトランジスタのベース１７が形成され、このベース１７のエミッタ形成領域を露出させた状態のシリコン基板１上に、多結晶シリコン膜４１を形成する。 - 特許庁

On an emitter region 10, a first insulating film 4 having a first opening, and a second insulating film 6 having a second opening being smaller than the first one on the first opening are provided, and an emitter electrode material 9 where impurities are doped is buried in the first and second opening parts.例文帳に追加

エミッタ領域１０上に、第１の開口部を有する第１の絶縁膜４と、第１の開口部上に第１の開口部より小さい第２の開口部を有する第２の絶縁膜６と、が設けられ、第１及び第２の開口部に不純物が導入されたエミッタ電極材料９が埋め込まれてなる。 - 特許庁

To solve the problem that electrical field concentration occurs in a gate electrode bottom of an outermost periphery of an actual active region in the conventional power MOSFET, resulting in degradation of its breakdown voltage between source and drain (or between collector and emitter).例文帳に追加

従来のパワーＭＯＳＦＥＴでは実動作領域最外周のゲート電極底部に電界集中が発生しドレイン−ソース（又はコレクタ−エミッタ）間の耐圧劣化を招いている。 - 特許庁

In a peripheral high voltage breakdown section, a pn junction section by a p^+-type contact region 22 electrically connected to an emitter electrode 11 and an n^--type layer 1B is formed in a surface section of an n^--type layer 1B.例文帳に追加

外周耐圧部において、ｎ^-型層１Ｂの表層部に、エミッタ電極１１に電気的に接続されたｐ^+型コンタクト領域２２とｎ^-型層１Ｂとによるｐｎ接合部を有する構造とする。 - 特許庁

The region of the emitter 17 is sufficiently heated and hardened, the adhesive strength between the carbon paint film 17a and the substrate 11 is increased, and the adhesive strength between the carbon grains and the thermosetting resin is increased.例文帳に追加

エミッタ１７となる領域は十分に加熱されて硬化し、カーボン塗膜１７ａと基板１１との密着力が強くなり、カーボン粒子と熱硬化性樹脂との密着力も強くなる。 - 特許庁

In this NPN-type bipolar transistor equipped with an operation region, a collector contact part (10), a base contact part (11) and an emitter contact part (12) are disposed on the surface of an epitaxial layer (2) formed on a semiconductor substrate (1).例文帳に追加

動作領域を備えたＮＰＮ型のバイポーラトランジスタにおいて、半導体基板（１）上に形成したエピタキシャル層（２）の表面に、コレクタコンタクト部（１０）、ベースコンタクト部（１１）、エミッタコンタクト部（１２）を設ける。 - 特許庁

Thus, a collector- emitter voltage of the output TR 36 is always a VF (about 0.7 V) or over and the output TR 36 is active only in an active region so as to suppress production of waveform distortion accompanying saturation.例文帳に追加

これにより、出力トランジスタ３６のコレクタ・エミッタ間電圧は常にＶＦ（約０．７Ｖ）以上となり、出力トランジスタ３６は能動領域でのみ動作し、飽和に伴う波形歪みの発生を抑える。 - 特許庁

A semiconductor device 20A is formed with an emitter pad electrode 23E, a collector pad electrode 23C, and a base pad electrode 23B connected with an active region 21, on the surface of a semiconductor substrate 25.例文帳に追加

本発明の半導体装置２０Ａは、半導体基板２５の表面に活性領域２１と接続されたエミッタパッド電極２３Ｅ、コレクタパッド電極２３Ｃおよびベースパッド電極２３Ｂが形成されている。 - 特許庁

A high efficiency phototransistor can be fabricated by composing the emitter region of the phototransistor of polycrystalline silicon and single crystal silicon diffused with impurities from the polycrystalline silicon.例文帳に追加

フォト・トランジスタのエミッタ領域を多結晶シリコンと多結晶シリコンからの不純物の拡散された単結晶シリコンとで構成することにより、高効率なフォト・トランジスタを形成できることを特徴とする。 - 特許庁

A base layer 4 is selectively formed on a substrate 1, and an AlGaAs emitter layer 5 with an opening part in a base electrode formation region is selectively formed on the base layer 4.例文帳に追加

基板１の上にはベース層４が選択的に形成されており、このベース層４の上にベース電極形成領域に開口部を有するＡｌＧａＡｓエミッタ層５が選択的に形成されている。 - 特許庁

In the bipolar transistor using the temperature characteristics of the forward voltage generated between emitter-base, a heavily doped region for a base electrode which is a second conductive type, and a heavily doped region for a collector electrode which is a first conductive type are directly contacted, the element area is reduced by not forming an unnecessary isolation region.例文帳に追加

エミッタ-ベース間に発生する順方向電圧の温度特性を利用するバイポーラトランジスタにおいて、第二の導電型であるベース電極用高濃度不純物領域と、第一の導電型であるコレクタ電極用高濃度不純物領域とを直接に接触させ、不要な分離領域を形成しないことで素子面積を縮小する。 - 特許庁

When forming the emitter region 2e and the collector region 2c, the acceleration voltage is set at 20 kV and the ion current is set at 10 μA by a secondary ion microanalyzer (IMA) and the two points on the Si substrate 1 are irradiated with Ar^+ and He^+, which are rare gas element ions, for about two hours.例文帳に追加

エミッタ領域２ｅ及びコレクタ領域２ｃの形成に当たっては、二次イオン質量分析器（ＩＭＡ）により加速電圧を２０ｋＶ、イオン電流を１０μＡとして、希ガス元素のイオンであるＡｒ^+及びＨｅ^+を２時間程度、Ｓｉ基板１の２箇所にイオン照射する。 - 特許庁

Some p-type base regions 12 of the p-type base regions 10 and 12 without any n-type source region 3 are electrically connected with an emitter electrode 7 via contact holes 11 provided in the vicinity of the terminal ends of the trenches 21 and provided on the both sides of a gate runner 14 in an active region.例文帳に追加

そして、ｎ型ソース領域３のないｐ型ベース領域１０，１２のうちの一部のｐ型ベース領域１２とエミッタ電極７とを、トレンチ２１の終端部近傍と活性領域内のゲートランナー１４の両脇にそれぞれ設けたコンタクトホール１１を介して、電気的に接続する。 - 特許庁

The warpage of an IGBT chip 1 is reduced by suppressing the bimetal effect by partially removing a Ni film not shown in the Fig. in a divided region 11 on the side of a collector electrode 10 onto which a divided region 9 of the emitter electrode 2 divided by the gate wire 4 is vertically projected.例文帳に追加

ゲート配線４で分割されるエミッタ電極２の分割領域９を垂直投影したコレクタ電極１０側の分割領域１１の図示しないＮｉ膜を部分的に除去することでバイメタル効果を抑制して、ＩＧＢＴチップ１の反り量を低減する。 - 特許庁

A method for manufacturing the semiconductor device comprises the steps of forming a gate electrode 3 on a semiconductor substrate 1 via an insulating film 2, and forming a p-type base region 6 and an n+ type emitter region 7 on a thin film semiconductor layer 11 formed on the electrode 3 via an insulating film 5 through a coupled semiconductor 12 from the surface of the substrate 1.例文帳に追加

半導体基板1 上に絶縁膜2 を介してゲート電極3 を形成し、半導体基板1 表面から連結半導体部12を経てゲート電極3 上に絶縁膜5 を介して形成された薄膜半導体層11にｐベース領域6 、ｎ^+ エミッタ領域7 を形成する。 - 特許庁

The spin valve transistor has a collector region 1 made of a semiconductor, a base region 2 having a first ferromagnetic body layer 12 where a magnetization direction is changed according to the direction of an external magnetic field, a barrier layer 3 made of an insulator formed on the base region 2 or the semiconductor, and an emitter region 4 having a second ferromagnetic body layer 15 where the magnetization direction is fixed.例文帳に追加

半導体からなるコレクタ領域１と、コレクタ領域１上に形成され、外部磁界の方向に応じて磁化方向が変化する第１の強磁性体層１２を有するベース領域２と、ベース領域２上に形成された絶縁体又は半導体からなるバリア層と３、ベース領域２上に形成され、磁化方向が固定された第２の強磁性体層１５を有するエミッタ領域４とを備える。 - 特許庁

To provide a method for manufacturing a hetero-junction bipolar transistor having a raised base of which the base resistance is decreased by forming silicide extending to an emitter region in a self-aligning manner on a raised base.例文帳に追加

盛上ったベース上にエミッタ領域まで自己整合的に延びるシリサイドを形成することによって、ベース抵抗が低下した盛上ったベースを備えるヘテロ接合バイポーラ・トランジスタの製作方法を提供すること。 - 特許庁

A collector layer 1 of a first conductivity-type (n-type) semiconductor is joined to provide a base layer 2 of a second conductivity-type (p-type), and an emitter region 3 of the first conductivity-type (n-type) is provided in the base layer 2.例文帳に追加

第１導電形（ｎ形）半導体からなるコレクタ層１と接合して第２導電形（ｐ形）のベース層２が設けられ、そのベース層２内に第１導電形（ｎ形）のエミッタ領域３が設けられている。 - 特許庁

In the epitaxial layer 4, p-type diffusion layers 31, 32 for base regions, n-type diffusion layers 27, 28, 29, 30 for collector regions and an n-type diffusion layers 35 for an emitter region are formed.例文帳に追加

エピタキシャル層４には、ベース領域としてのＰ型の拡散層３１、３２と、コレクタ領域としてのＮ型の拡散層２７、２８、２９、３０と、エミッタ領域としてのＮ型の拡散層３５が形成されている。 - 特許庁

In this manner, the occurrence of defects is avoided when the emitter region 12E is formed in contact with the element separation layer 11, thus improving transistor characteristics without increasing the number of processes.例文帳に追加

このようにしてエミッタ領域１２Ｅが素子分離層１１に接して形成される場合の欠陥発生を回避して、トランジスタ特性の向上を、工程数を増加させることなく構成することができるようにする。 - 特許庁

A gate oxide film 12 of the CMOSFET is formed, a base 17 of the bipolar transistor is formed, and the polycrystal silicon film 41 is formed on the silicon substrate 1 where an emitter region of the base 17 is exposed.例文帳に追加

ＣＭＯＳＦＥＴのゲート酸化膜１２が形成され、バイポーラトランジスタのベース１７が形成され、このベース１７のエミッタ領域を露出させた状態のシリコン基板１上に、多結晶シリコン膜４１を形成する。 - 特許庁

To provide a semiconductor device having a transistor which can increase its main current capacity by increasing a junction area between emitter and base regions and decreasing the resistive value of a collector contact region.例文帳に追加

エミッタ領域−ベース領域間の接合面積を増加させつつ、コレクタコンタクト領域の抵抗値を減少させることにより、主電流容量を増加させることができるトランジスタを備えた半導体装置を提供する。 - 特許庁

Laser diode beam from the light emission region of an emitter 2 is propagated inside a fiber 3, by reflecting it to an optical axis direction with a tapered part 13 in a tip of the fiber 3.例文帳に追加

エミッタ２の発光領域からのレーザーダイオード光を、ファイバ３の先端部のテ−パ形状をなすテ−パ形状部分１３にて光軸方向に反射させることによりファイバ３内を伝搬させるようにした。 - 特許庁

Further, since the channel region of the J-FET can be formed simultaneously with emitter diffusion, IDSS and a pinch-off voltage become stable, and variance in consumption current as the amplifying element is reduced to improve productivity.例文帳に追加

また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 - 特許庁

The carrier accumulation layer 3 is formed of phosphorus doped to provide the maximum impurity concentration at the predetermined depth, the base region 2 is formed of boron doped to provide the maximum impurity concentration at the location shallower than the depth of the base region 2, and the emitter region 4 is formed of arsenic to provide the maximum impurity concentration at the front surface of the N-substrate.例文帳に追加

キャリア蓄積層３は、所定の深さにおいて不純物濃度が最大となるように注入されたリンによって形成され、ベース領域２はその深さよりも浅い位置において不純物濃度が最大となるように注入されたボロンによって形成され、エミッタ領域４はＮ−基板の表面において最大となるように注入された砒素によって形成されている。 - 特許庁

The plate includes a first surface defining an outer peripheral part and a second surface equipped with an opening part, the second surface continuously contacts to an outer surface of the VED on a region between a first end part and an emitter region, the first surface is equipped with an interface continuously contacting to an enclosure wall (inner wall).例文帳に追加

プレートは、外周部を定める第１の表面と開口部を備えた第２の表面を有し、第２の表面は第１の端部とエミッタ領域との間の領域でＶＥＤの外面と連続接触するようになっており、第１の表面はエンクロージャ壁（内壁）と連続接触するようになったインタフェースを備えている。 - 特許庁

In this HBT, a collector layer is comprised of a first collector layer 26, in contact with a collector contact layer 25 and a second collector layer 27 in contact with a base layer 28, and is further formed of an intrinsic collector region facing a mesa type emitter layer 29 and an external collector region outside the intrinsic collector area.例文帳に追加

ＨＢＴにおいて、コレクタ層を、コレクタコンタクト層２５に接する第１のコレクタ層２６とベース層２８に接する第２のコレクタ層２７とで構成するとともに、メサ型のエミッタ層２９に対向する真性コレクタ領域とこの真性コレクタ領域の外側に位置する外部コレクタ領域とで形成している。 - 特許庁

A selective epitaxial growth is performed in this region to form collector layers 210a, 210b, and a base layer 213 is formed on the collector layer 210a, and an emitter layer 216 is formed on a partial surface of the base layer 213.例文帳に追加

この領域に選択的エピタキシャル成長を行ってコレクタ層２１０ａ及び２１０ｂを形成し、コレクタ層２１０ａ上にベース層２１３を形成し、ベース層２１３の表面のー部分にエミッタ層２１６を形成する。 - 特許庁

A base electrode 11, in a collector top heterojunction bipolar transistor is brought into contact with the side plane of a base layer 5 which has not been subjected to ion implantation and with the front surface of a high resistance parasitic emitter region 14, which has been subjected to the ion implantation.例文帳に追加

コレクタトップヘテロ接合バイポーラトランジスタにおけるベース電極１１がイオン打ち込みがなされていないベース層５の側面およびイオン打ち込みがなされた高抵抗寄生エミッタ領域１４の表面に接するようにする。 - 特許庁

Provided is a system which executes interactive communication by an optical signal between a vehicle-mounted device 2 mounted in a vehicle C and a light emitter and receiver 8 of an optical beacon 4 in a communication area A provided in a prescribed region on a road R.例文帳に追加

本発明は、道路Ｒの所定範囲に設定された通信領域Ａにおいて、車両Ｃに搭載された車載機２と光ビーコン４の投受光器８との間で光信号による双方向通信を行うシステムに関する。 - 特許庁

A bipolar transistor is provided with a polysilicon layer 21 connected to one of the emitter, collector, and base inside an element isolation region, and uses the polysilicon layer 21 as a resistance, so that although it is constituted with the resistance is connected to one of the emitter, collector; and base, the element area is prevented from increasing and the high integration can be actualized.例文帳に追加

本発明のバイポーラトランジスタは、素子分離領域の内側において、エミッタ、コレクタまたはベースの中のいずれか１つと接続されるようにポリシリコン層２１を設け、このポリシリコン層２１を抵抗として使用するように構成したので、エミッタ、コレクタまたはベースの中のいずれか１つに抵抗を接続するように構成しながら、素子面積が増えることを防止でき、高集積化を実現できる。 - 特許庁

In a horizontal bipolar transistor, containing thermally diffused impurities provided on the upper part of a base region, contains a semiconductor layer, and has a collector diffusion layer and an emitter diffusion layer juxtaposed, and a semiconductor device that has such a transistor, the semiconductor layer is laid down to further implant impurities, and then, subjected to heat treatment, to make a collector diffusion layer and an emitter diffusion layer.例文帳に追加

ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。 - 特許庁

To provide a field emission type electron emitter having higher efficiency than conventional technology in technical fields for the field emission type electron emitter, being formed more consistently at lower cost than the conventional technology, eliminating the need for consideration of having effect on environment and for high vacuum environment typically required for the conventional technology, and having superiority to the conventional technology and high emitting efficiency around the center region of a flat electron emitter element.例文帳に追加

電界放出型電子放出器の技術分野において、従来技術よりも高い効率を提供し、従来技術よりも低コストでより一貫して形成することができ、環境の影響への配慮および従来技術において典型的に必要とされる高真空環境の必要性をなくし、従来技術よりも優れた、平坦型電子放出素子の中央領域周囲における高い放出効率を有する電界放出型電子放出器を提供することである。 - 特許庁

In an n channel type horizontal IGBT 10, a metal silicide layer 9a is formed on a P+ diffusion layer 12 which is isolated from an N-epitaxial layer 4 with a p-base 11 therebetween and an N+ diffusion layer 13 for use as an emitter region.例文帳に追加

ｎチャネル型の横型ＩＧＢＴ１０では、Ｎ-エピタキシャル層４とはｐベース１１を介在させて隔てられているＰ+拡散層１２と、エミッタ領域としてのＮ+拡散層１３とには、金属シリサイド層９ａが形成されている。 - 特許庁

In the semiconductor device, a semiconductor region 13 having P^+ conductivity type opposite to that of an emitter layer 7 is provided in the vicinity of the corner part 11b of a cell 11 partitioned by a trench 4, as shown at (a).例文帳に追加

本発明の半導体装置では、（ａ）に示されるように、トレンチ４仕切られたセル１１の角部１１ｂの近傍に、エミッタ層７の導電型と反対の導電型、即ちＰ^+型の半導体領域１３を設けたことを特徴としている。 - 特許庁

The emitter extraction electrodes 21 are located on both sides of the polycrystalline silicon film 7 which is continuously formed from above the element isolation film 3 on a side over the active region 2a to the top of the element isolation film 3 on the opposite side.例文帳に追加

ここで、エミッタ引き出し電極２１は、一方の素子分離膜３の上から活性領域２ａの上を通って反対側の素子分離膜３の上にまで連続して設けられた多結晶シリコン膜７の両側に配置されている。 - 特許庁