「junction isolation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a method for manufacturing a semiconductor element, capable of suppressing a junction leakage current in an element isolation insulating film.例文帳に追加

素子分離絶縁膜における接合リーク電流を抑えることができ半導体素子の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor element, which can suppress junction leakage current, in an element isolation insulating film.例文帳に追加

素子分離絶縁膜における接合リーク電流を抑えることができる半導体素子の製造方法を提供する。 - 特許庁

P-type diffusion regions 44 are formed on the surface of the substrate 21 below the respective circuit elements and serve as junction isolation.例文帳に追加

各回路素子の下部の基板２１表面にＰ型の拡散領域４４を形成し、接合分離の役割を果たす。 - 特許庁

Thus if the channel stop doped region is formed by self-alignment only in the lower part of the isolation region, the isolation characteristics between unit cells can be improved and the junction leakage current can be reduced.例文帳に追加

このように自己整列的に分離領域の下部にのみチャンネルストップ不純物領域を形成すれば単位セル間の分離特性を向上させかつ接合漏れ電流を減らせる。 - 特許庁

A P-type diffusion region 44 is formed on a surface of the substrate 21, which is under each circuit element so that the region 44 will play the role of junction isolation.例文帳に追加

各回路素子の下部の基板２１表面にＰ型の拡散領域４４を形成し、接合分離の役割を果たす。 - 特許庁

To provide a low-cost semiconductor integrated circuit device in which a chip area is reduced by using p-n junction isolation for isolating side faces.例文帳に追加

側面の分離にｐｎ接合分離を用い、チップ面積を縮小化し、低コストの半導体集積回路装置を提供する。 - 特許庁

The solid-state image-sensing device comprises a pn-junction sensor part 111, a device isolation layer for trench isolation for isolating the sensor part into pixels, and a semiconductor region formed protruding from the device isolation layer toward the sensor part and having a conductivity type opposite to that of a charge accumulation region of the sensor part.例文帳に追加

固体撮像装置は、ｐｎ接合型のセンサ部と、センサ部を画素分離するトレンチ分離による素子分離層と、素子分離層からセンサ部側に張出して形成されたセンサ部の電荷蓄積領域とは逆導電型の半導体領域とを有する。 - 特許庁

To prevent a short-circuit and an increase in junction leakage current in a semiconductor device with a structure in which a part of a contact hole is disposed on an element isolation region.例文帳に追加

コンタクトホールの一部が素子分離領域上に配置された構造の半導体装置において、短絡及び接合漏れ電流の増大を抑制する。 - 特許庁

The semiconductor device has an insulating film (oxide film) formed selectively only between STI element isolation and the PN-junction of the source/drain regions.例文帳に追加

その半導体装置では、ＳＴＩ素子分離とソース／ドレイン領域のＰＮ接合部分の間のみに選択的に絶縁膜（酸化膜）を形成している。 - 特許庁

To provide a semiconductor device capable of appropriately avoid the reduction in isolation withstand voltage without accompanying any bad influence such as junction capacitance increase, and a method of manufacturing the same.例文帳に追加

接合容量の増加等の弊害を伴わずに分離耐圧の低下を適切に回避し得る、半導体装置及びその製造方法を得る。 - 特許庁

Then, on the basis of the relation, the dimension of the isolation region, corresponding to the optimum junction capacitance capable of suppressing the fluctuations of the body voltage is decided.例文帳に追加

そして、その関係に基づいて、ボディ電圧の変動を抑制できる最適な接合容量に対応する分離領域の寸法を決定する。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

To obtain a method for fabricating a semiconductor device having good characteristics where junction leak current is low and no parasitic transistor is generated in the isolation trench.例文帳に追加

接合リーク電流が小さく、素子分離溝に寄生トランジスタが生成しないようにした、良好な半導体装置特性を備える半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device in which a junction leakage due to silicidation is prevented by suppressing formation of a divot (depression) on an interface between an active region and a device isolation insulating film.例文帳に追加

半導体装置において、活性領域と素子分離絶縁膜の界面に形成されるディボット(窪み)を抑制して、シリサイド化による接合リークの発生を防止する。 - 特許庁

To realize a semiconductor device with a MISFET for high voltage, capable of also forming a push-pull circuit or the like on one chip by optimizing a junction isolation structure.例文帳に追加

接合分離構造の最適化によって、１チップ上にプッシュプル回路なども形成可能な高電圧用ＭＩＳＦＥＴを備える半導体装置を実現すること。 - 特許庁

Because the p-n junction J5 exists in the position that is apart from isolation bodies 41, 42 and thus has very little crystal defects, the leakage current at this position is very small.例文帳に追加

ｐｎ接合Ｊ５は分離体４１，４２と離れ、従って結晶欠陥が非常に小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。 - 特許庁

To improve integration density of cells per unit area by enabling to reduce the region of p-n junction and isolation parts and the regions formed of p-type semiconductor of cells.例文帳に追加

ｐｎ接合分離部の領域や、セルのｐ型半導体で構成される領域を小さくできるようにし、単位面積当たりのセルの集積密度を向上させる。 - 特許庁

This semiconductor device includes an element isolation film formed in a predetermined region of a semiconductor substrate to define a cell active region, a resistor active region, and a mask ROM active region and a floating junction region, a resistive junction region, and a channel junction region which are respectively formed in those active regions.例文帳に追加

この半導体装置は半導体基板の所定領域に形成されてセル活性領域、抵抗体活性領域及びマスクＲＯＭ活性領域を限定する素子分離膜及びこれら活性領域に各々形成される浮遊接合領域、抵抗接合領域及びチャンネル接合領域を含む。 - 特許庁

A diaphragm part 1 in which a detecting element (a p-n junction diode) D_j,_i is arranged is supported in an array isolation region 3 in a hollow state by a first support leg 2a and a second support leg 2b.例文帳に追加

検出素子（ｐｎ接合ダイオード）Ｄ_j,iを配置しているダイアフラム部１が、第１支持脚２ａと第２支持脚２ｂにより中空状態でアレイ分離領域３に支持されている。 - 特許庁

To provide a method of manufacturing a semiconductor device which has a trench structure, whereby the junction leak ascribed to a recess formed into a piled Si layer or element isolation region can be prevented.例文帳に追加

トレンチ構造を有し、積み上げシリコン層や素子分離領域に形成される凹部に起因した接合リークの発生を防ぎ得る半導体装置の製造方法を提供する。 - 特許庁

To reduce junction leakage current in a boundary between an element isolation film and a diffusion layer without any increase in area of an element formation region at the time of forming a silicide film on the diffusion layer.例文帳に追加

拡散層上にシリサイド膜を形成する時に、素子形成領域の面積増加なしに、素子分離膜と拡散層の境界部における接合リーク電流を低減する。 - 特許庁

To realize a method of forming a grooved element isolation region which can surely prevent generation of junction leakage even when deviation is generated in the alignment for formation of a contact hole.例文帳に追加

コンタクトホールを形成するときに合わせずれが発生した場合であっても、接合リークが発生することを確実に防止し得る溝型素子分離領域の形成方法を提供する。 - 特許庁

To provide a semiconductor device and its manufacturing method in which junction leakage is prevented from occurring by restraining silicidation at the end of an element isolation insulating film.例文帳に追加

本発明の目的は、素子分離絶縁膜の端部におけるシリサイド化を抑制して接合リークの発生を防止した半導体装置およびその製造方法を提供することにある。 - 特許庁

To obtain a stable contact resistance as well as to realize a low junction leakage, without having to carry out compensatory ion implantation in a contact hole, inside which the boundary between a diffusion layer and an element isolation is exposed.例文帳に追加

拡散層と素子分離との境界が内部で露出するコンタクトホールにおいて、補償イオン注入を行わずに低接合リークを実現するとともに安定したコンタクト抵抗を得る。 - 特許庁

When a positive drain voltage is applied to a drain, a PN junction is reversely biased, and a depletion layer extends from the body region 15, the isolation region 13 and the semiconductor substrate 11, thereby controlling a channel of the JFET.例文帳に追加

ドレインに正のドレイン電圧が印加されると、ＰＮ接合が逆バイアスされ、ボディ領域１５と分離領域１３と半導体基板１１とから空乏層が延び、ＪＦＥＴのチャネルを制御する。 - 特許庁

The solid-state imaging device includes a plurality of photodiodes PD1, PD2 that are formed without going through element isolation regions and have different impurity concentration of pn junction regions (24, 25) (27, 28) at photodiode regions in unit pixels.例文帳に追加

単位画素のフォトダイオード領域に、素子分離領域を介さずに形成され且つｐｎ接合領域部（２４、２５）、（２７，２８）の不純物濃度が異なる複数のフォトダイオードＰＤ１、ＰＤ２を有する。 - 特許庁

A high-breakdown-voltage junction edge termination structure portion 36 is provided at a peripheral edge of a high-potential gate driver circuit 33 for electrical isolation from a low-potential gate driver circuit 32 provided on the same semiconductor substrate.例文帳に追加

同一半導体基板上に設けられた低電位ゲート駆動回路３２と電気的に分離するために、高電位ゲート駆動回路３３の周縁部に高耐圧接合終端構造部３６が設けられている。 - 特許庁

In the semiconductor device composed of a semiconductor wafer 1, an element isolation region 3 formed on the surface of this semiconductor wafer, a complementary MIS transistor formed on the semiconductor wafer and a Schottky barrier diode formed inside a region, which is surrounded with the element isolation region, on the semiconductor wafer, Schottky junction 8a comprising the Schottky barrier diode is formed away from the element isolation region for a fixed distance.例文帳に追加

半導体基板１と、該半導体基板表面に形成された素子分離領域３と、前記半導体基板上に形成された相補型ＭＩＳトランジスタと、前記素子分離領域に囲まれた半導体基板上の領域内に形成されたショットキーバリアダイオードとからなり、該ショットキーバリアダイオードを構成するショットキー接合８ａが前記素子分離領域から一定距離離れて形成されてなる半導体装置。 - 特許庁

After the thermal diffusion, when etching performs a pn junction isolation by using a substrate surface treatment apparatus, the semiconductor substrate 1 is installed in a conveyance roller 6 so that the upper side 7 of the semiconductor substrate 1 may turn to the up-stream conveyance direction.例文帳に追加

熱拡散後、基板表面処理装置を使用して、ｐｎ接合分離をエッチングによって行うとき、半導体基板１の上辺７が搬送方向上流側に向くように、半導体基板１を搬送ローラ６に設置する。 - 特許庁

To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology.例文帳に追加

接合分離技術を用いてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。 - 特許庁

To provide a Schottky barrier diode that reduces the anode electrode area, while ensuring a Schottky junction area, suppresses the increase in the reverse leakage current accompanying the reduction in the anode electrode area by an isolation embedded layer, and further can appropriately maintain linearity in the forward direction.例文帳に追加

ショットキー接合面積を確保しながらアノード電極面積を縮小し、それに伴う逆方向リーク電流の増大を分離埋め込み層により抑制し、しかも、順方向の直線性を良好に維持することが可能なショットキーバリアダイオードを提供する。 - 特許庁

A plurality of field effect transistors 223 are formed on a P type shallow well region 212, and a shallow element isolation region 214 on the P type shallow well region 223 has the depth which is more shallow than that of the junction between an N type deep well region 227 and the P type shallow well region 212.例文帳に追加

複数の電界効果トランジスタ２２３がＰ型の浅いウェル領域２１２上に形成され、かつ、Ｐ型の浅いウェル領域２２３上の浅い素子分離領域２１４が、Ｎ型の深いウェル領域２２７とＰ型の浅いウェル領域２１２との接合の深さよりも浅い深さを有する。 - 特許庁

To provide a thermosetting resin composition for mounting an electronic part, having high reliability of junction between an electrode of the electronic part and an electrode on a circuit board, and capable of connecting the electrode of the electronic part with the circuit board at a low cost while securing the reliability of isolation between neighboring electrodes.例文帳に追加

電子部品の電極と回路基板上の電極との接合の信頼性が高く、また、隣接電極間の絶縁信頼性を確保しつつ、低コストで電子部品の電極を回路基板に接続できる電子部品実装用熱硬化性樹脂組成物を提供する。 - 特許庁

When the battery is overcharged, the voltage thereof rises and gas is generated by heat generation to increase internal pressure, the central attachment part 124 small in adhesion force (junction strength) is separated earlier than the peripheral attachment parts 123, and an isolation state between a first space 125 and a second space 126 is interrupted.例文帳に追加

電池が過充電となり電圧が上昇し発熱によりガスが発生して内圧が増大すると、周縁貼着部１２３より先に貼着力（接合強度）の弱い中央貼着部１２４が剥離し、第１の空間１２５と第２の空間１２６との隔離状態が中断される。 - 特許庁

To provide a semiconductor device constituted so that a SOG (spin on glass) film is used in an element isolation region, and the degradation of junction leak characteristics due to formation of dislocation in an active region is suppressed when forming a transistor employing a LDD (Lightly doped drain), and a method of manufacturing the same.例文帳に追加

素子分離領域にＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜を用いる構成で、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を採用するトランジスタを形成する場合に、活性領域に転位が形成されて接合リーク特性が悪化するのを抑制することができる構成の半導体装置及びその製造方法を提供する。 - 特許庁

A semiconductor laser 26 is mounted on a submount 16 through solder layers 20, 21 and 22 by junction-down mounting, and it is formed monolithically with an infrared laser part 27 and a red laser part 28 which are isolated by an isolation groove 29, where an insulating layer 14 is formed, and are placed adjacently on an n-type GaAs substrate 1.例文帳に追加

半導体レーザ２６はサブマウント１６の上に半田層２０、２１および２２を介してジャンクションダウン実装により載置されたものであり、それはｎ−ＧａＡｓ基板１の上に、絶縁層１４が形成された分離溝２９によって分離された赤外レーザ部２７と赤色レーザ部２８とが隣接してモノリシックに形成されたものである。 - 特許庁

When alternating voltage is impressed to the thermoelectron pair 10 from a signal generator 34 via an impedance detection resistor 32 and a direct current isolation capacitor 30 while respective phases of the multiphase flow field are brought into contact with the hot junction 40, an earth impedance of each fluid phase is detected by the resistor 32, and phase determination is carried out on the basis of the detection result.例文帳に追加

混相流場の各相がホットジャンクション４０に接触している状態において、信号発生器３４から交流電圧が熱電対１０にインピーダンス検出用抵抗３２及び直流電流隔離用コンデンサ３０を介して印加されることにより、各流体相の対地インピーダンスが抵抗３２により検出され、その検出結果から相判別が行われる。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁