「logic function」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A function to enable a user to create an optional group of warning item and to link optional detailed control operation logic drawings to each warning item of the group of warning items in the operation monitoring device here.例文帳に追加

ここで、運転監視装置に、ユーザーが任意の警報項目グループを作成し、警報項目グループのそれぞれの警報項目に対して任意の詳細制御演算ロジック図を結び付ける機能を設ける。 - 特許庁

When the logical signals are input to the gate and the body, a logic function which is constituted normally of two MOS transistors can be realized by one MOS transistor, and the area of the semiconductor integrated circuit is reduced.例文帳に追加

ボディとゲートに論理信号を入力することより一つのMOSトランジスタで通常２つのMOSトランジスタで構成する論理機能を実現でき半導体集積回路の小面積化を行う。 - 特許庁

Aiming at relation between parts of a table of truth values of a logical function to be realized, only a part of the table is stored in a memory and additional logic gates are used to constitute a table of truth values of the remaining part.例文帳に追加

実現したい論理関数の真理値表の部分間の関係に着目し、一部だけをメモリに格納して、付加的な論理ゲートを用いることで残りの部分の真理値表を構成する。 - 特許庁

To enable testing by pin-multiplex function by applying the operation of a logic circuit for example to the test, and effectively evading decrease of the number of measurable channels.例文帳に追加

本発明は、半導体試験装置に関し、例えば論理回路の動作を試験に適用して、測定可能なチャンネル数の減少を有効に回避してピンマルチにより試験することができるようにする。 - 特許庁

To provide a distributed concurrent processing programmable logic controller system that can ensure the same function and performance as a large PLC by networking and operatively coordinating a plurality of small PLCs.例文帳に追加

小型のＰＬＣをネットワークで複数台結合し、協調動作をさせることにより、大型のＰＬＣと同等な機能、性能を得ることが可能な分散並行処理プログラマブルロジックコントローラシステムを提供する。 - 特許庁

A trend graph screen displaying function 13d displays the present value information of the trend graph display on a logic trend screen 12 from the request target signal group 13f and the trend data from the controller 14.例文帳に追加

トレンドグラフ画面表示機能１３ｄは、要求対象信号群１３ｆと制御装置１４からのトレンドデータとからロジックトレンド画面１２上にトレンドグラフ表示の現在値情報を表示処理する。 - 特許庁

To provide the development environment capable of easily generating, realizing, and arranging the design and visual layout of a Web application and the function and decision logic required for the Web application corresponding to them.例文帳に追加

ウェブアプリケーションの設計と視覚的レイアウトとそれに対応するウェブアプリケーションで必要な機能や決定論理を容易に作成し、実現し、配置することを可能にする開発環境を提供する。 - 特許庁

Further still, a digital logic interface is configured to control the direct transfer of data between the JTAG standard parallel TDR 18 and a corresponding one of a plurality of function registers.例文帳に追加

さらに、デジタル論理インターフェースが、ＪＴＡＧ標準並列ＴＤＲ１８と複数の機能レジスタのうちの対応する１つとの間で、データの直接転送を制御するように構成される。 - 特許庁

To monitor processing to determine whether a designated logic function in one computer is properly worked or not, by the other computer in an electronic control device having two computers.例文帳に追加

２つのコンピュータを備える電子制御装置において、一方のコンピュータにおける所定のロジック関数が正常に機能しているか判定する処理について、他方のコンピュータによって監視すること。 - 特許庁

The semiconductor integrated circuit device is provided with a function of fixing a logic circuit between a flip-flop circuit and another flip-flop circuit of next stage to a prescribed state in a stop or standby state of the semiconductor integrated circuit device to determine an ON state or an OFF state of each MOSFET configuring the logic circuit.例文帳に追加

本発明の半導体集積回路装置では、前記半導体集積回路装置の停止または待機時に、フリップフロップ回路と次段フリップフロップ回路との間の論理回路を所定の状態に固定する機能を備えることにより、論理回路を構成する各ＭＯＳＦＥＴのオン状態またはオフ状態を決定する。 - 特許庁

The half-bridge type power conversion apparatus includes a gate pulse generation function part 162 in which the generation logic of gate drive pulse signals G1 and G2 for on/off driving of a first switching element 4 and a second switching element 5 is applied with a two-phase amount of gate signal generation logic digitized for generating a gate drive pulse signal of a three-phase inverter device.例文帳に追加

第１スイッチング素子４および第２スイッチング素子５をオン／オフ駆動するゲート駆動パルス信号Ｇ１，Ｇ２の生成ロジックに、三相インバータ装置のゲート駆動パルス信号を生成するためのディジタル化されたゲート信号生成ロジックの二相分を適用したゲートパルス生成機能部１６２を備えるようにした。 - 特許庁

A chaos generating circuit 11 generates a chaos sequence by allowing an adder circuit to sum the initial value extracted by an initial value extract circuit and an error generated by an error signal generating circuit and gives the sum to a nonlinear map function and a logic circuit 12 applies a logic arithmetic operation to the chaos sequence and the encrypted signal to decode the encrypted signal into the original signal.例文帳に追加

カオス発生回路１１では、初期値抜き取り回路で抜き取った初期値に誤差信号発生回路で発生した誤差を加算回路で加算して非線形写像関数に与えてカオス数列を発生し、このカオス数列と暗号化信号を論理回路１２で演算することにより元の原信号に復号化する。 - 特許庁

The input/output cell 50 is provided with a switching function of selectively driving a path for transmitting a signal between the input/output cell 50 and the internal logic circuit 110 in the normal mode operation and a path for transmitting a signal between at least one of the input/ output cell 50 and the internal logic circuit and the boundary scan cell.例文帳に追加

入出力セル５０は、ノーマルモード動作時に入出力セル５０及び内部論理回路１１０間に信号を伝播させる経路と、入出力セル５０及び内部論理回路の少なくとも一方並びにバウンダリスキャンセル間に信号を伝播させる経路とを選択的に駆動する切替機能を設ける。 - 特許庁

In addition, the remote test equipment for the plant has a function reading the optional digital signal value of the internal logic of the digital controller or the like without affecting the logic to which a plant control response speed is requested by using an interface for maintenance provided in the digital controller or the like and enabled to transmit the digital signal value to the LAN for the test.例文帳に追加

また、デジタル制御装置等に備えられた保守用インターフェイスを使用することで、プラント制御応答速度を要求されるロジックに対し、影響を与えることなくデジタル制御装置等の内部ロジックの任意のデジタル信号値を読み出し、試験用ＬＡＮに伝送できる機能を有する。 - 特許庁

This logic analyzer incorporated type electronic component has: an application circuit 29 having a prescribed function incorporated in a package such as a CPU, a damping resistor or a bus buffer; and a logic analyzer 20 incorporated in the package, taking in the input/output signal to the application circuit 29 in prescribed timing, and storing it.例文帳に追加

本発明は、ＣＰＵやダンピング抵抗、バスバッファ等、パッケージ内に組み込まれた所定機能を有するアプリケーション回路２９と、このパッケージ内に組み込まれ、アプリケーション回路２９に対する入出力信号を所定のタイミングで取り込んで蓄積するロジックアナライザ２０とを備えるロジックアナライザ内蔵型電子部品である。 - 特許庁

To solve such a problem that a PLC (Programmable Logic Controller) function can only perform sequential control for input/output states basically, and welding output data and robot operation information in a welding robot for performing welding cannot be taken into the sequential control to process with the PLC function, in an industrial robot incorporating the PLC function.例文帳に追加

従来の、ＰＬＣ機能を内蔵している産業ロボットにおいて、ＰＬＣ機能はあくまで入出力状態に関するシーケンス制御を行う機能のみとなっており、溶接を行う溶接ロボットにおける溶接出力データやロボット運転情報をＰＬＣ機能でのシーケンス制御に取り込んで処理するといったことはできない。 - 特許庁

The flash memory system comprises a zone composed of a plurality of blocks inside the flash memory; an allocation managing function for managing the relationship with the logic block address space of a host system allocated to the zone; an access control function for controlling accesses to the zone; and a zone forming function for forming the zone in such a way that the plurality of blocks belonging to the zone exist.例文帳に追加

フラッシュメモリ内の複数ブロックで構成されたゾーンと、該ゾーンに割当てられるホストシステム側の論理ブロックアドレス空間との関係を管理する割当管理機能と、前記ゾーンに対するアクセスを制御するアクセス制御機能と、複数の前記ゾーンに属するブロックが存在するように前記ゾーンを構成するゾーン構成機能を備える。 - 特許庁

The processor is made to have a test circuit for detecting a hardware error in one of instruction sequencing logic, execution circuit and data storage during the function operation of the processor in response to an instruction in an instruction stream supplied by the instruction sequencing logic, and the hardware error is detected by comparing a value outputted by a redundant circuit for executing the same function in response to the test instruction.例文帳に追加

プロセッサに、命令シーケンシング・ロジックによって供給される命令ストリーム内の命令に応答して、プロセッサの機能動作中に、命令シーケンシング・ロジック、実行回路、およびデータ・ストレージの１つにおけるハードウェア・エラーを検出する試験回路をもたせて、試験命令に応答して同一の機能を実行する冗長回路によって出力される値を比較することによってハードウェアエラーを検出する。 - 特許庁

A surface-property analytical part 7 applies Walsh conversion on measured data on the surface property of a work 2 so as to find a Walsh power spectrum, it applies Walsh inverse conversion on the Walsh power spectrum so as to find a logic self-correlation function, and it analyzes the surface property of an object to be measured, on the basis of the function.例文帳に追加

表面性状解析部７は、ワーク２の表面性状の測定データをウォルシュ変換してウォルシュパワースペクトルを求めると共に、ウォルシュパワースペクトルからウォルシュ逆変換して論理自己相関関数を求め、これらの関数に基づいて測定対象の表面性状を解析する。 - 特許庁

An executable thread selection logic connected between the thread state storage of the first layer and the thread storage function of the second layer selectively replaces the thread state between the limited number of executable storage register stages of the first layer and the thread storage function of the second layer.例文帳に追加

第１の層のスレッド状態ストレージと第２の層のスレッド・ストレージ機能の間に結合された実行可能スレッド選択論理は、第１の層の限定された数の実行可能なスレッド・レジスタ状態と第２の層のスレッド・ストレージ機能の間でスレッド状態を選択的に交換する。 - 特許庁

To guarantee a function to unify a PLC (Programmable Logic Controller) production system equivalent to a conventional one while reducing a lost time by effectively using a waiting time until a controller receives a signal from the PLC.例文帳に追加

制御装置がＰＬＣから信号を受信するまでの待ち時間を有効活用することによりタイムロスを削減しつつ、従来と同等なＰＬＣの生産システムを統括するための機能を併せて保障すること。 - 特許庁

To provide a control logic circuit for a switching converter that has a function for effectively circumventing the effects of surge energy generated due to switching of a high-voltage switching converter.例文帳に追加

本発明は、大電圧のスイッチング変換器のスイッチングに伴って発生するサージエネルギーの影響を効果的に回避する機能を備えたスイッチング変換器の制御用論理回路を提供することを目的とする。 - 特許庁

The drive circuit further comprises (2) the function of a selector for selecting one of a signal waveform shaped in the flip-flop circuit and a signal which is not waveform-shaped by avoiding a flip-flop logic operation and outputting the signal.例文帳に追加

２．前記フリップフロップ回路内部に、波形整形された信号か、あるいはフリップフロップ論理動作を回避して波形整形されていない信号かのいずれかの信号を選択して出力できるセレクタ機能を備えた。 - 特許庁

An attached data generation part 12 generates attached data 13 of the information (last updated date, storage location, etc.), regarding the function of the logic circuit and an address addition part 14 converts the attached data 13 into ROM data 15.例文帳に追加

付随データ生成部１２は、前記論理回路の機能に関する情報（最終更新年月日、保管場所等）の付随データ１３を生成し、アドレス付加部１４は、この付随データ１３をＲＯＭデータ１５に変換する。 - 特許庁

A logic circuit 8 is connected to an input terminal of the control circuit 11 by means of a line 12 and is further connected to a temp. sensor 13 for adjusting an electric current by means of the control circuit 11 as a function of temp.例文帳に追加

論理回路８は、ライン１２によって制御回路１１の入力端に接続され、また制御回路１１によって電流を温度の関数として調整するための温度センサ１３と接続されている。 - 特許庁

To provide a composite device by which a plurality of functional devices are connected with a USB bus via one and the same USB logic circuit and moreover each function of which has independence as having simplified circuits, and to provide its realization method.例文帳に追加

複数の機能装置が同一のＵＳＢロジック回路を介してＵＳＢバスと接続でき、しかも簡略な回路を備えながら、各機能が独立性をもつ、複合デバイス及びその実現方法を提供する。 - 特許庁

For this, the gas turbine controller has a logic circuit which excludes the control of gas turbine combustion gas temperature according to a signal coming from the function of detecting system frequency errors, and a circuit which restores the gas turbine when the turbine is usable.例文帳に追加

そのために、系統周波数異常を検出する機能からの信号により、ガスタービン燃焼ガス温度制御を除外するロジック回路と使用可能となった場合に復旧させる回路を有している。 - 特許庁

Since printing conditions are established beforehand for each logic printer, the processing operation for executing the function automatically established for the printing data allotted by a data processing section is performed (106, 110 and 114).例文帳に追加

各論理プリンタでは、予め印刷条件が設定されているので、データ処理部によって振り分けられた印刷データに対して自動的に設定されている機能を行うための処理を行う（１０６、１１０、１１４）。 - 特許庁

In a general operation mode, a verified circuit 11 mapped by an emulator 10 or a CPU core 12 is operated, and the function or operation of a logic circuit to be verified is simulated on the emulator 10 side.例文帳に追加

通常動作モードでは、エミュレータ１０にマッピングされた検証対象回路１１やＣＰＵコア１２が動作して、エミュレータ１０側で検証対象の対象論理回路の機能もしくは動作が模擬されている。 - 特許庁

The programmable logic device is composed of one or more function blocks and a plurality of groups of interconnection resources, each selected type of group is connected to one or more function blocks through a program, at least a first number of one type of interconnection resource is optimized for a first operational parameter of the programmable logic device, and a second number of the same type of interconnection resources is optimized for a second operational parameter.例文帳に追加

１又はそれ以上の機能ブロックと、相互接続リソースの複数のグループとからなり、選択されたタイプの各グループは、１又はそれ以上の前記機能ブロックとプログラムにより接続され、少なくとも１つのタイプの第１の数の相互接続リソースは、プログラマブルロジックデバイスの第１の動作パラメータに関し最適化され、同一型の第２の数の相互接続リソースは、第２の動作パラメータに関し最適化されるプログラマブルロジックデバイスとする。 - 特許庁

Since the transaction level can be separated from a prescribed physical level in the specifications of the SoC component, a function for mapping a PCI (or another bus-based) system in a point-to-point (PtP) interconnection system, a function for PtP interconnecting target-based decoding, and target-based decoding in the PC compatible system and other PC compatible function are achieved through logic.例文帳に追加

ＳｏＣ構成部分の仕様の規定の物理レベルからトランザクション・レベルを分離することが可能であるので、ＰＣＩ（又は他のバスベースの）システムをポイントツーポイント（ＰｔＰ）相互接続システムにマッピングするための機能、ターゲットベースの復号化をＰｔＰ相互接続するための機能、及び、ＰＣ互換システムにおいて、ターゲットベースの復号化及び他のＰＣ互換機能をロジックを介して実現する。 - 特許庁

To provide a reconfigurableintegrated circuit, which is capable of flexibly setting the rate of fundamental tile having logic function and the rate of fundamental tile having input and output function, in the reconfigurable integrated circuit of a structure, in which a circuit block having switch matrix, function block and routing wiring, is employed as a fundamental tile while the fundamental tiles are arranged on the substrate in the shape of array.例文帳に追加

スイッチマトリックス、機能ブロック、およびルーティング配線を有する回路ブロックを基本タイルとし、この基本タイルを基板上にアレイ状に配置した構造の再構成可能集積回路において、ロジック機能を有する基本タイルの割合と、入出力機能を有する基本タイルの割合を柔軟に設定することができる再構成可能集積回路を提供する。 - 特許庁

Further, the semiconductor apparatus includes the programmable device (3), capable of being changed in logic function by many logic elements according to definition data that a rewritable storage circuit holds, as at least one semiconductor device, a memory device (7) as another semiconductor device, and a processing device (4), having a central processing unit, further as another semiconductor device.例文帳に追加

また、少なくとも一つの半導体デバイスとして、書き換え可能な記憶回路が保持する定義データに従って多数のロジックエレメントによる論理機能が可変とされるプログラマブルデバイス（３）を備え、その他の一つの半導体デバイスとしてメモリデバイス（７）を備え、その他の別の一つの半導体デバイスとして中央処理装置を有するプロセッシングデバイス（４）を備える。 - 特許庁

The logic synthesis apparatus 10 when performing logic synthesis of a function description file 11 based upon a technology file 12 and restriction conditions 13 generates a net list 16 such that a special cell 20 registered in a special cell name table 16 is inserted into connection information of a standard cell 50 corresponding to a node name specified in a signal name table 14.例文帳に追加

論理合成装置１０が、テクノロジファイル１２と制約条件１３に基づいて機能記述ファイル１１の論理合成を行う場合、信号名テーブル１４に指定されたノード名に対応した標準セル５０の接続情報に特殊セル名テーブル１５に登録されている特殊セル２０を挿入したネットリスト１６を生成する。 - 特許庁

Specifically, when a delay value of the composite cell held in the self library is larger than a delay value of a logic circuit equivalent to a function of the composite cell, comprising a combination of simple cells, a dimension of a transistor of the composite cell is changed to perform optimization to make the delay value of the composite cell not more than the delay value of the logic circuit.例文帳に追加

具体的には、セルライブラリに保持されている複合セルの遅延値が、その複合セルの機能と等価でかつ単純セルの組み合わせからなる論理回路の遅延値よりも大きい場合に、複合セルのトランジスタの寸法を変更することにより、複合セルの遅延値を論理回路の遅延値以下にする最適化をおこなう。 - 特許庁

Furthermore, as a body of the instance of the interface described in the operation logic, the function block with the interface having the same definition as that of the interface implemented thereon is associated, to create the controller instance configurations of the PLC control program without editing the content of the function block.例文帳に追加

さらに、動作ロジック内に記述されたインタフェースのインスタンスのボディとして、そのインタフェースと同一定義のインタフェースが実装宣言されたファンクションブロックを関連付けることで、当該ファンクションブロックの内部を編集することなくＰＬＣ制御プログラムのコントローラインスタンス構成を作成することができる。 - 特許庁

In this circuit model for logic simulation equipped with a functional block in a high order hierarchy having a function for instantiating a functional block and the signal line of the function, the signal line is characterized to be referred to through an external path from another functional bock based on the instantiation.例文帳に追加

機能ブロックをインスタンシエートした機能と前記機能の信号線とを具備する上位の階層の機能ブロックを備える論理シミュレーション用回路モデルにおいて、前記信号線は、前記インスタンシエートに基づき、他の前記機能ブロックから外部パス参照されることを特徴とする論理シミュレーション用回路モデル。 - 特許庁

Then the logic channel changeover function section 632 of the IP-CONT 63 informs a path changeover section 64 of production of the path 12, and a switch changeover function section 641 of the path changeover section 64 operates an ATM-SW 62 based on a judgment to connect paths 12, 14.例文帳に追加

その後、ＩＰ−ＣＯＮＴ６３の論理チャネル切替え機能部６３２が方路切替え部６４に対しパス１２が生成された旨を通知し、この通知により、方路切替え部６４のスイッチ切り替え機能部６３２が、ある判断に基づきＡＴＭ−ＳＷ６２を操作し、パス１２とパス１４を接続する。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A switching circuit 18 switches the supply voltage to a detection circuit 14 such that a drive voltage determined by a control logic generation circuit 36 is supplied to the detection circuit 14 when a main function circuit 12 is driven, and a voltage determined previously when a variation in characteristics of the main function circuit 12 is detected is supplied to the detection circuit 14.例文帳に追加

検知回路１４に対して、主機能回路１２の駆動時に制御論理生成回路３６により決定された駆動電圧が供給され、主機能回路１２の特性の変化の検知時に予め定められた電圧が供給されるように切替回路１８のよって供給電圧を切り替える。 - 特許庁

A function C conversion system 20 divides an algorithm C description 1 obtained by writing an operation or control algorithm of a logic circuit in a C language into a plurality of states in a processing unit, describes performance orders of divided processing as a state transition and generates a function C description 2 with a control description embedded therein.例文帳に追加

論理回路の演算または制御アルゴリズムをＣ言語によって記述したアルゴリズムＣ記述１を、機能Ｃ変換システム２０において、処理単位で複数の状態に分割し、分割した処理の実行順序を状態の遷移として記述して、制御記述が埋め込まれた機能Ｃ記述２を生成する。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

The medical checkup data processing system 19 consists of a personal data storage 20a, a treatment material data storage 20b, a treatment material master list storage 20c, a basic data storage 20d, a past data storage 20e, a decision logic function 21, a medical examination chart generator 22, the second pre-processor 24, and a function of diagnosing checkup results 25.例文帳に追加

健康診断用データ処理装置１９において、個人情報保持部２０ａ，取扱物質情報保持部２０ｂ，取扱物質マスターリスト保持部２０ｃ，基本情報保持部２０ｄ，過去データ保持部２０ｅ，判断ロジック部２１，受診票作成部２２，第２前処理部２４，結果判定部２５をそなえて構成する。 - 特許庁

A system and a method by this invention provide a design logic that extends distributed scan management (DSM) by integrating the scan setting functions of a network scanner (NW scanner) with a DSM function, and enhance the function of the DSM by providing means for quickly locating a post scan process (PSP) based on a specified retrieval condition.例文帳に追加

本発明によるシステム及び方法は、ネットワークスキャナ(NWスキャナ)のスキャン設定機能を分散スキャン管理(DSM)機能に統合することでDSMを拡張する設計論理を提供し、指定された検索条件に基づいてポストスキャンプロセス(PSP)を速やかに見出す手段を提供することで、DSMの機能を強化する。 - 特許庁

Between the connection pad and the active element forming region, there is formed a reinforcement structure which is respectively provided on at least one wiring layer and consists of a dummy pattern that doesn't contribute to a logic function of the semiconductor integrated circuit.例文帳に追加

接続パッドと活性素子形成領域との間には、少なくとも１つの配線層のそれぞれに設けられた、半導体集積回路の論理機能に寄与しないダミーパターンからなる補強構造が形成されている。 - 特許庁