JPH0680782B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH0680782B2 JPH0680782B2 JP12390489A JP12390489A JPH0680782B2 JP H0680782 B2 JPH0680782 B2 JP H0680782B2 JP 12390489 A JP12390489 A JP 12390489A JP 12390489 A JP12390489 A JP 12390489A JP H0680782 B2 JPH0680782 B2 JP H0680782B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- microcomputer
- substrate
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM(紫外線消去形プログラマブル・リード・オ
ンリ・メモリー)を実装してなるEPROM内蔵型の混成集
積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention has a built-in EPROM in which a chip-type non-volatile memory, for example, EPROM (ultraviolet ray erasable programmable read only memory) is mounted on an integrated circuit substrate. Type hybrid integrated circuit device.
(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求されている機器は、チップ・オン・ボートと称
される技法によってプリント配線板に半導体集積回路
(IC)チップが直接搭載され、所要の配線が施された後
この配線部分を含んで前記ICチップが合成樹脂によって
被覆され、極めて小形軽量化が達成されている。(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of PROM elements are currently mounted on a printed wiring board together with an integrated circuit for control or driving. In order to rewrite information once written, it is usually mounted on a printed wiring board that is easily removable. ing. For various electronic devices that are required to be smaller and lighter, after a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called chip-on-board and the required wiring is performed. The IC chip including the wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.
一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be reduced in size and weight because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.
かかる従来のEPROM素子の実装構造を第10図に従って説
明すると、第10図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン(4
1)が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板(42)のスルーホール(43)にサーディ
ッブ型パッケージに組込まれEPROM素子(44)が搭載さ
れている。このEPROM素子(44)はヘッダー(45)およ
びキャップ(46)を有し、前記ヘッダー(45)はセラミ
ック基材(47)に外部導出リード(48)から低融点ガラ
ス材で接着されている。又このヘッダー(45)はガラス
に金粉が多量に混入したいわゆる金ペーストを焼結した
素子搭載部(50)が前記低融点ガラス材上或はセラミッ
ク基材(47)上に接着されており、この素子搭載部(5
0)にEPROMチップ(51)が紫外線照射面を上にして装着
され、このチップ(51)の電極と前記外部導出リード
(48)とが金属細線(52)によって接続されている。前
記キャップ(46)は蓄部材であって、前記EPROMチップ
(51)の紫外線照射面と対抗する部分に窓(53)を有す
るセラミック基材(54)を含み、このキャップ(46)は
低融点ガラスによってヘッダー(45)に配置されたEPRO
Mチップ(51)を密封している。この様にEPROMチップ
(51)を密封したEPROM素子(44)は、前記絶縁性基板
(42)のスルーホール(43)に外部導出リード(48)を
挿通させ半田によって固定される。このスルーホール
(43)は導電性配線パターン(41)によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部(55)から図示しない雌型コネクタへ
と接続される。A conventional EPROM device mounting structure will be described with reference to FIG. 10. FIG. 10 is a perspective view showing a partial cross section of a conventional EPROM device, in which a conductive wiring pattern (4
An EPROM device (44) is mounted in a sardive type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. This EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) from an external lead (48) with a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed with glass is adhered onto the low melting point glass material or the ceramic base material (47), This element mounting part (5
The EPROM chip (51) is mounted on the surface (0) with the ultraviolet irradiation surface facing upward, and the electrode of the chip (51) and the external lead (48) are connected by a thin metal wire (52). The cap (46) is a storage member, and includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of the EPROM chip (51), and the cap (46) has a low melting point. EPRO placed in header (45) by glass
The M tip (51) is sealed. The EPROM element (44) thus sealed with the EPROM chip (51) is fixed by solder by inserting the external lead (48) into the through hole (43) of the insulating substrate (42). The through hole (43) is laid out as required by the conductive wiring pattern (41), and the male connector terminal (55) provided at the end of the insulating substrate is transferred to a female connector (not shown). Connected with.
さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温(400〜500℃)シールとなり、EPROMチップの
電極(アルニミウム)と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM element has a window for UV irradiation, the package is assembled into a cerdip type package that uses ceramics as a base material. However, this package is sealed with a low melting point glass, so it can be used at high temperatures (400 to 500). If the metal thin wires connecting the EPROM chip electrodes (aluminum) and the external leads are not made of the same material, alloying will occur, increasing wiring resistance and causing wire breakage. In order to avoid such a situation, aluminum thin wires are usually used, but this EPROM chip requires a substrate to be at ground potential, so the ground electrode of the EPROM chip is wire-connected to the chip mounting part made of gold paste. . Even in this case, since the secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece having aluminum coated on the head called a ground die is used. Separately from the EPROM chip, fix it to the chip mounting part made of the gold paste, and
The conventional mounting structure is unsatisfactory in terms of small size, light weight, and low price, such as the extremely complicated work of connecting to the ground electrode of the EPROM chip.
斯る問題を解決するために第11図に示したEPROM実装構
造がある。There is an EPROM mounting structure shown in FIG. 11 to solve such a problem.
以下に第11図に示したEPROM実装構造について説明す
る。The EPROM mounting structure shown in FIG. 11 will be described below.
主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)は、
EPROMチップ(61)を載置するチップ搭載エリヤ(60c)
を有し、前記配線パターン(60b)は、このエリヤ近傍
から主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ(60c)に
は、EPROMチップ(61)が搭載され、このチップ(61)
の表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。前記EPROMチップ(61)の紫
外線照射面(61a)上には紫外線透過性樹脂(63)(例
えば東レ社製、型名TX−978)を介して、紫外線透過性
窓材(64)が固着されている。この窓材(64)は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材(64)の頂部面(64a)は、EPROMチッ
プ(61)の紫外線照射面に光を導入する面であるから、
この頂部面(64a)を除いた残余の窓材(64)部分と、
金属細線(62)と、この金属細線(62)と前記配線パタ
ーン(60b)との接続部分とが合成樹脂(65)(例えば
日東電工社製、型名MP−10)で被覆されている。もし、
絶縁性基板(60)と、EPROMチップ(61)と窓材(64)
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板(60)のチップ搭載エリア(60c)をザグリ穴
としてこの基板(60)の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂(65)の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
Area with chip (60c) to mount EPROM chip (61)
The wiring pattern (60b) is routed from near the area on the main surface (60a) and is connected to a male connector terminal portion (not shown). An EPROM chip (61) is mounted on the area (60c), and this chip (61)
The surface electrode and the wiring pattern (60b) of the metal thin wire (6
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon. On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet transparent window material (64) is fixed via an ultraviolet transparent resin (63) (for example, Toray Co., model name TX-978). ing. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina.
Since the top surface (64a) of the window material (64) is a surface for introducing light to the ultraviolet irradiation surface of the EPROM chip (61),
The remaining window material (64) excluding this top surface (64a),
The thin metal wire (62) and the connecting portion between the thin metal wire (62) and the wiring pattern (60b) are covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). if,
Insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the substrate (60) may be used as a countersunk hole to grip about half the thickness of the substrate (60). Further, if such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on ingress of moisture and the like.
第10図および第11図で示したEPROM実装構造は特開昭60
−83393号公報(H05K 1/18)に記載されている。The EPROM mounting structure shown in FIG. 10 and FIG.
-83393 (H05K 1/18).
(ハ)発明が解決しようとする課題 第11図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
1図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。(C) Problems to be Solved by the Invention It goes without saying that the EPROM mounting structure shown in FIG. 11 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 1, since the microcomputer and its peripheral circuit elements that are fixed around the EPROM are composed of electronic components such as discretes, it can be used as an integrated circuit for a printed circuit board equipped with the EPROM. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual.
また、第10図に示した実装構造においても第11図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。Also in the mounting structure shown in FIG. 10, as in the case of FIG. 11, the circuit around the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.
更に第10図および第11図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM mounting structure shown in FIGS. 10 and 11,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.
更に第10図および第11図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。Furthermore, in the EPROM mounting structure shown in FIGS. 10 and 11, the EPR
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, there is a problem that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle and reduces workability.
更に第10図および第11図で示したEPROM実装構造では一
枚のプリント基板上にEPROMとディスクリート部品から
なるマイクロコンピュータおよびその周辺の回路素子の
全ての素子が搭載されているため上述した様にシステム
自体の小型化という点で大きな問題となる。Furthermore, in the EPROM mounting structure shown in FIG. 10 and FIG. 11, since all the elements of the microcomputer consisting of the EPROM and discrete components and the peripheral circuit elements are mounted on one printed circuit board, as described above. This is a big problem in terms of downsizing the system itself.
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、一
方の基板の外側に露出した主面の所望位置にヘッダーを
設け、そのヘッダー上に不揮発性メモリーチップを固着
し、そのメモリーチップの電極と所望の導電路に接続さ
れた導出リードとをボンディングワイヤで接続し、マイ
クロコンピュータおよび他の全ての回路素子を二枚の基
板とケース材とで形成された封止空間に封止する構造を
特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above problems, and a header is provided at a desired position on the main surface exposed to the outside of one substrate, and the nonvolatile The memory chip is fixed, the electrodes of the memory chip and the lead wires connected to the desired conductive paths are connected by bonding wires, and the microcomputer and all other circuit elements are formed by two substrates and a case material. The structure is characterized in that the sealed space is sealed.
従ってEPROMチップを搭載した混成集積回路を極めて小
型化に行える。Therefore, a hybrid integrated circuit equipped with an EPROM chip can be made extremely small.
(ホ)作 用 この様に本発明に依れば、一方の基板の外側に露出した
主面の所望位置にヘッダーを設け、そのヘッダー上に不
揮発性メモリーチップを固着し、そのメモリーチップの
電極と所望の導電路に接続された導出リードとをボンデ
ィングワイヤで接続しているため、不揮発性メモリーチ
ップの載置位置を任意に設定でき、内蔵するマイクロコ
ンピュータとの電気的接続を考慮して、効率良くEPROM
チップとマイクロコンピュータとを接続することがで
き、信号線即ち導電路の引回し線を不要にすることがで
きる。(E) Operation As described above, according to the present invention, a header is provided at a desired position on the main surface exposed to the outside of one substrate, and a nonvolatile memory chip is fixed on the header, and an electrode of the memory chip is attached. And since the lead wire connected to the desired conductive path is connected with a bonding wire, the mounting position of the non-volatile memory chip can be arbitrarily set, and in consideration of the electrical connection with the built-in microcomputer, EPROM efficiently
The chip and the microcomputer can be connected, and the signal line, that is, the wiring line of the conductive path can be eliminated.
更にEPROMチップの隣接する位置に最も関連の深いマイ
クロコンピュータを配置でき、EPROMチップとマイクロ
コンピュータ間のデータのやりとりを行うデータ線を最
短距離あるいは最小距離で実現でき、データ線の引回し
による実装密度のロスを最小限に抑制することになり、
高密度の実装が行える。Furthermore, the most closely related microcomputer can be placed in the adjacent position of the EPROM chip, the data line for exchanging data between the EPROM chip and the microcomputer can be realized in the shortest distance or the minimum distance, and the packing density by routing the data line Will minimize the loss of
High-density mounting is possible.
更に本発明では不揮発性メモリーチップだけが一方の基
板の外側に露出した主面に設けたヘッダーに固着されて
いるので、他の全ての回路素子は二枚の基板とケース材
で形成された封止空間内に収納されているため小型化で
高密度実装の混成集積回路装置を提供することができ
る。Further, in the present invention, since only the non-volatile memory chip is fixed to the header provided on the main surface exposed to the outside of one substrate, all other circuit elements are sealed with two substrates and a case material. Since it is housed in the stop space, it is possible to provide a miniaturized and high-density packaging hybrid integrated circuit device.
(ヘ)実施例 以下に第1図乃至第9図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment Hereinafter, the hybrid integrated circuit device of the present invention will be described in detail based on the embodiment shown in FIGS. 1 to 9.
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.
この混成集積回路装置(1)は第1図および第2図に示
す様に二枚の集積回路基板(2)(3)と、二枚の集積
回路基板(2)(3)の一方の基板(2)の外側に露出
した主面の所望位置に設けられたヘッダー(4)と、二
枚の集積回路基板(2)(3)上に形成された所望形状
の導電路(5)と、ヘッダー(4)上に固着された不揮
発性メモリーチップ(6)と、そのメモリーチップ
(6)からデータを供給され一方の基板(2)上の導電
路(5)と接続されたマイクロコンピュータ(7)と、
二枚の基板(2)(3)上の導電路(5)と接続された
周辺の回路素子(8)と、二枚の基板(2)(3)を離
間して一体化するケース材(9)とをから構成される。This hybrid integrated circuit device (1) includes two integrated circuit boards (2) and (3) and one of the two integrated circuit boards (2) and (3) as shown in FIGS. 1 and 2. A header (4) provided at a desired position on the main surface exposed to the outside of (2), and a conductive path (5) having a desired shape formed on the two integrated circuit boards (2) and (3), A non-volatile memory chip (6) fixed on a header (4) and a microcomputer (7) supplied with data from the memory chip (6) and connected to a conductive path (5) on one substrate (2). )When,
A peripheral circuit element (8) connected to the conductive path (5) on the two substrates (2) and (3) and a case material (2) that separates and integrates the two substrates (2) and (3). 9) and.
二枚の集積回路基板(2)(3)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。As the two integrated circuit boards (2) and (3), hard boards made of ceramics, glass epoxy, metal, or the like are used, and in this embodiment, metal boards excellent in heat dissipation and mechanical strength are used.
金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板(2)(3)の表面には第4図に
示す如く、周知の陽極酸化により酸化アルミニウム膜
(9′)(アルマイト層)が形成され、その一主面側に
10〜70μ厚のポリイミド等のフレキシブル性を有した絶
縁樹脂層(10)が貼着される。更に絶縁樹脂層(10)上
には10〜70μ厚の銅箔(11)が絶縁樹脂層(10)と同時
にローラーあるいはホットプレス等の手段により貼着さ
れている。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9 ') (alumite layer) is formed on the surface of the substrate (2) (3) by well-known anodic oxidation, and one main surface side thereof is formed.
An insulating resin layer (10) having flexibility such as polyimide having a thickness of 10 to 70 μm is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press.
ところで、二枚の基板(2)(3)はフレキシブル性を
有する絶縁樹脂層(10)によって所定の間隔離間されて
連結された状態となっている。By the way, the two substrates (2) and (3) are in a state of being connected to each other with a predetermined gap therebetween by the insulating resin layer (10) having flexibility.
二枚の基板(2)(3)の一主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メッキ層が銅箔(11)表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔(11)のエッチングを行い所望の導電路(5)
が形成される。ここでスクリーン印刷による導電路
(4)の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細導電路(5)の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the two substrates (2) and (3), a conductive path of a desired shape is exposed by screen printing and masked with a resist.
A silver, platinum) plating layer is plated on the surface of the copper foil (11).
After that, the resist is removed, and the copper foil (11) is etched using the noble metal plating layer as a mask to perform the desired conductive path (5).
Is formed. Since the thinness of the conductive path (4) by screen printing is 0.5 mm, when it is necessary to use a very fine wiring pattern, it is possible to use about 2 by the well-known photo-etching technique.
It is possible to form ultrafine conductive paths (5) up to μ.
一方の基板(2)の外側に露出した主面にはヘッダー
(4)が設けられ、そのヘッダー(4)上には不揮発性
メモリーチップ(6)が搭載されている。そのメモリー
チップ(6)からデータを供給されるマイクロコンピュ
ータ(7)は一方の基板(2)上に搭載され、一方の基
板(3)および他方の基板(2)上の導電路(5)にそ
の周辺の回路素子(8)が搭載されている。また両基板
(2)(3)の一側辺あるいは対向する側辺周端部に導
電路(5)が延在され外部リード端子(12)(13)を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子(12)(13)が半田によって固着
され、水平に導出されてその中央部分で略直角に折曲ら
れている。また両基板(2)(3)上に形成されている
導電路(5)はフレキシブル樹脂層(10)上に形成され
ているので二枚の基板(2)(3)を股がる様にパター
ニングされ両基板(2)(3)の接続が所定の位置でし
かも任意に行えることができる。A header (4) is provided on the main surface exposed to the outside of one substrate (2), and a nonvolatile memory chip (6) is mounted on the header (4). A microcomputer (7) supplied with data from the memory chip (6) is mounted on one substrate (2), and is connected to a conductive path (5) on one substrate (3) and the other substrate (2). A circuit element (8) around it is mounted. Further, a conductive path (5) is extended to one side edge of both substrates (2) and (3) or a peripheral edge portion of opposite sides to form a plurality of pads for fixing external lead terminals (12) and (13). Has been done. External lead terminals (12) and (13) are fixed to the pad by solder, are led out horizontally, and are bent at a substantially right angle in the central portion. Further, since the conductive paths (5) formed on both the substrates (2) and (3) are formed on the flexible resin layer (10), the two substrates (2) and (3) are cleaved. Both substrates (2) and (3) that are patterned can be connected at predetermined positions and arbitrarily.
不揮発性メモリーチップ(6)としてEPROM(Erasable
Programable Read Only Memory)が用いられる(以下不
揮発性メモリーチップ(6)をEPROMチップという)。
このEPROMチップ(6)は周知の如く、EPROMチップ
(6)のペレットに形成されているフローティングゲー
トに蓄積されている電子(プログラム・データ)を光を
照射して励起させて未記憶状態のペレットに戻し再書込
みして利用できる素子である。EPROMチップ(6)は市
販されているものであって本実施例では説明を省略す
る。EPROM (Erasable as a non-volatile memory chip (6)
Programmable Read Only Memory) is used (hereinafter, the nonvolatile memory chip (6) is referred to as an EPROM chip).
As is well known, this EPROM chip (6) irradiates light with electrons (program data) accumulated in the floating gate formed in the pellet of the EPROM chip (6) to excite the unstored pellet. It is an element that can be used by returning to and rewriting. Since the EPROM chip (6) is commercially available, its explanation is omitted in this embodiment.
一方、本発明ではEPROMチップ(6)を基板上に搭載す
る場合、上述した様にヘッダー(4)上に固着されてい
る。更に詳述すると、そのヘッダー(4)は一方の基板
(2)の外側に露出した主面の所望位置に設けられ、EP
ROMチップ(6)の電極は導電路(5)に接続された導
出リード(5b)とボンディングワイヤで接続されてい
る。On the other hand, in the present invention, when the EPROM chip (6) is mounted on the substrate, it is fixed on the header (4) as described above. More specifically, the header (4) is provided at a desired position on the main surface exposed to the outside of one substrate (2), and
The electrodes of the ROM chip (6) are connected to the lead-out leads (5b) connected to the conductive paths (5) by bonding wires.
更に本実施例ではEPROMチップ(6)が固着されるヘッ
ダー(4)は一方の基板(2)上に直接搭載されず、ヘ
ッダー載置体(4a)を介して一方の基板(2)上に搭載
されている。Further, in this embodiment, the header (4) to which the EPROM chip (6) is fixed is not directly mounted on one substrate (2), but is mounted on one substrate (2) via the header mounting body (4a). It is installed.
ヘッダー載置体(4a)はセラミックス、ガラスエポキシ
あるいは絶縁樹脂等の絶縁体によって第2図に示す如
く、凸型状に形成されている。ヘッダー(4)は凸型に
形成された載置体(4a)の底面部に金属層によって形成
されており、その金属層として例えば銅箔、金、銀等の
金属層が用いられる。また載置体(4a)には基板(2)
の一主面(内面側)上に形成された導電路(5)とEPRO
Mチップ(6)との電極を接続するための金属製の導出
リード(5b)が内部に埋設する様にして一体化形成され
ている。The header mounting body (4a) is made of an insulator such as ceramics, glass epoxy or insulating resin, and is formed in a convex shape as shown in FIG. The header (4) is formed of a metal layer on the bottom surface of the mounting body (4a) formed in a convex shape, and as the metal layer, a metal layer such as copper foil, gold or silver is used. In addition, the mounting body (4a) has a substrate (2)
Conductive path (5) and EPRO formed on one main surface (inner surface side) of
A metal lead-out lead (5b) for connecting an electrode to the M chip (6) is integrally formed so as to be embedded inside.
斯るヘッダー載置体(4a)は一方の基板(2)にあらか
じめ設けられていた孔(5c)に嵌合されて基板(2)と
一体化される。この結果、載置体(4a)上に形成された
ヘッダー(4)は一方の基板(2)の外側に露出するこ
とになる。一方の基板(2)の孔(5c)と嵌合された載
置体(4a)に埋設された導出リード(5b)の一端は一方
の基板(2)上に形成された導電路(5)と半田(ある
いはワイヤ線)によって接続され、その導出リード(5
b)の他端はヘッダー(4)上に固着されているEPROMチ
ップ(6)の電極とボンディングワイヤで接続されてい
る。The header mounting body (4a) is fitted into the hole (5c) previously provided in the one substrate (2) and integrated with the substrate (2). As a result, the header (4) formed on the mounting body (4a) is exposed outside the one substrate (2). One end of the lead-out lead (5b) embedded in the mounting body (4a) fitted into the hole (5c) of the one substrate (2) has a conductive path (5) formed on the one substrate (2). It is connected by solder (or wire wire) to its lead (5
The other end of b) is connected to the electrode of the EPROM chip (6) fixed on the header (4) by a bonding wire.
更にヘッダー載置体(4a)の上面には、ヘッダー(4)
およびワイヤ線を取り囲む補助枠(4b)が載置体(4a)
と一体形成されている。補助枠(4b)で囲まれた空間に
は紫外線を透過する紫外線透過性樹脂が充填されヘッダ
ー(4)上に固着されたEPROMチップ(6)を被覆保護
する。EPROMチップ(6)上に直接被覆される第1層目
の樹脂はEPROMチップ(6)のデータを消去する際に紫
外線を透過する必要があるために紫外線透過性樹脂(21
a)が用いれられる。紫外線透過性樹脂(21a)は非芳香
族系であれば限定されず、例えばメチル系シリコンゴム
あるいはシリコンゲルが用いられる。Further, on the upper surface of the header mount (4a), the header (4)
And an auxiliary frame (4b) surrounding the wire wire is placed on the mounting body (4a).
It is integrally formed with. The space surrounded by the auxiliary frame (4b) is filled with a UV transparent resin that transmits UV to cover and protect the EPROM chip (6) fixed on the header (4). The first layer resin directly coated on the EPROM chip (6) needs to pass ultraviolet rays when erasing the data of the EPROM chip (6), and thus the ultraviolet transparent resin (21
a) is used. The ultraviolet-transparent resin (21a) is not limited as long as it is a non-aromatic resin, and for example, methyl silicon rubber or silicon gel is used.
本実施例では第1層目の樹脂層(21a)上に第2層目の
樹脂層(21b)が充填されている。第2層目の樹脂は第
1層目とは異なりEPROMチップ(6)の誤消去を防止す
るために紫外線を遮断する紫外線不透過性樹脂(21b)
が用いられる。この樹脂層(21b)は芳香環(ベンゼン
環)を含んだ樹脂であれば限定されず、例えばエポキシ
系あるいはポリイミド系の樹脂が用いられる。In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second layer resin is a UV impermeable resin (21b) that blocks UV rays to prevent accidental erasure of the EPROM chip (6).
Is used. The resin layer (21b) is not limited as long as it is a resin containing an aromatic ring (benzene ring), and for example, an epoxy resin or a polyimide resin is used.
一方、EPROMチップ(6)のプログラム・データを選択
して供給されるマイクロコンピュータ(7)およびその
周辺の回路素子(8)のIC、トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路(5)上に半田付けあるいはAgペースト等のろう材に
よって付着され、マイクロコンピュータ(7)および回
路素子(8)は近傍の導電路(5)にボンディング接続
されている。更に導電路(5)間にはスクリーン印刷に
よるカーボン抵抗体あるいはニッケルメッキによるニッ
ケルメッキ抵抗体が抵抗素子として形成されている。更
に詳述するとEPROMチップ(6)が搭載されヘッダー
(4)が載置されているヘッダー載置体(4a)とマイク
ロコンピュータ(7)は一方の基板(2)上の導電路
(5)と接続され、その他の全ての回路素子(8)は両
基板(2)(3)の所定位置の導電路(5)上に付着さ
れている。On the other hand, the IC, transistor, chip resistor, chip capacitor, etc. of the microcomputer (7) and its peripheral circuit elements (8), which are supplied by selecting the program data of the EPROM chip (6), are the desired conductivity in the chip parts. The microcomputer (7) and the circuit element (8) are bonded to the conductive path (5) in the vicinity by soldering or a brazing material such as Ag paste on the path (5). Further, a carbon resistor by screen printing or a nickel-plated resistor by nickel plating is formed as a resistance element between the conductive paths (5). More specifically, the header mounting body (4a) on which the EPROM chip (6) is mounted and the header (4) is mounted, and the microcomputer (7) are the conductive paths (5) on one substrate (2). All the other circuit elements (8) that are connected are attached to the conductive paths (5) at predetermined positions on both substrates (2) and (3).
二枚の基板(2)(3)はケース材(9)によって所定
の間隔離間して固着一体化される。The two substrates (2) and (3) are fixedly integrated by a case material (9) with a predetermined gap therebetween.
ケース材(9)は絶縁部材の熱可塑性樹脂から形成さ
れ、第3図に示す如く、二枚の基板(2)(3)を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。その枠状に形成されたケース材(9)の一側辺
には両基板(2)(3)を配置したときに両基板(2)
(3)を連結する樹脂層(10)が容易に折曲できる様に
円弧状に形成されている。The case material (9) is made of a thermoplastic resin of an insulating member, and as shown in FIG. 3, the two substrates (2) and (3) are separated by a predetermined distance and are formed into a frame shape so as to form a sealed space. Has been formed. When both substrates (2) and (3) are arranged on one side of the frame-shaped case material (9), both substrates (2)
The resin layer (10) connecting (3) is formed in an arc shape so as to be easily bent.
ケース材(9)と二枚の基板(2)(3)との固着は接
着シートによって行われ、フィルム樹脂層(10)によっ
て連結された両基板(2)(3)でケース材(9)を挾
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板(2)(3)を連結するフ
ィルム樹脂層(10)は上述したケース材(8)に設けら
れた円弧状部と当接されて折曲げされるために折曲げ部
分の導電路(5)が折曲時に切断する恐れはない。ケー
ス材(9)と両基板(2)(3)とを一体化したのち、
連結部の樹脂層(10)が露出されるため、本実施例では
蓋体(20)で露出した連結部分を完全に封止するものと
する。尚、蓋体(20)はケース材(9)と同一材料で形
成され、その接着は上述した接着シート等の所定の手段
によって行われている。The case material (9) and the two substrates (2) and (3) are fixed to each other by an adhesive sheet, and the case material (9) is formed by the two substrates (2) and (3) connected by the film resin layer (10). They are fixed so that the mounted circuit elements face each other so as to sandwich them. At this time, the film resin layer (10) connecting the two substrates (2) and (3) is abutted against the arcuate portion provided on the case member (8) and bent, so that the bent portion There is no risk of the conductive path (5) breaking during bending. After integrating the case material (9) and both substrates (2) and (3),
Since the resin layer (10) of the connecting portion is exposed, the exposed connecting portion is completely sealed by the lid body (20) in this embodiment. The lid body (20) is made of the same material as the case material (9), and the bonding is performed by a predetermined means such as the above-mentioned adhesive sheet.
ところで、ヘッダー(4)が形成された載置体(4a)を
一方の基板(2)に設けられた孔に嵌合させた際、一方
の基板(2)の孔の周辺には導電路(5)の一端が延在
され、その導電路(5)と載置体(4a)の導出リード
(5b)とが半田等によって接続される。導出リード(5
b)と接続された導電路(5)の他端の一部はマイクロ
コンピュータ(7)の近傍に延在されチップ状のマイク
ロコンピュータ(7)とボンディングワイヤで電気的に
接続されている。By the way, when the mounting body (4a) on which the header (4) is formed is fitted into the hole provided in the one substrate (2), a conductive path ( One end of 5) is extended, and the conductive path (5) and the lead-out lead (5b) of the mounting body (4a) are connected by solder or the like. Lead Out (5
A part of the other end of the conductive path (5) connected to b) extends in the vicinity of the microcomputer (7) and is electrically connected to the chip-shaped microcomputer (7) by a bonding wire.
ここでEPROMチップ(6)とマイクロコンピュータとの
位置関係について述べる。EPROMチップ(6)がヘッダ
ー(4)を介して載置された載置体(4a)とマイクロコ
ンピュータ(7)とは、多数本の導電路(5)を介して
接続されるため、その導電路(5)の引回しを短くする
ためにEPROMチップ(6)を搭載するヘッダー(4)即
ち、ヘッダー載置体(4a)とマイクロコンピュータ
(7)は夫々、隣接する位置かあるいはできるだけ近傍
に位置する様に配置される。従ってEPROMチップ(6)
とマイクロコンピュータ(7)との導電路(5)の引回
しは最短距離で形成でき基板上の実装面積を有効に使用
することができる。EPROMチップ(6)を搭載するヘッ
ダー(4)が載置された載置体(4a)とその近傍あるい
は隣接した位置に配置されたチップ状のマイクロコンピ
ュータ(7)は、マイクロコンピュータ(7)の近傍に
延在された導電路(5)先端部とワイヤによってボンデ
ィング接続されEPROMチップ(6)と電気的に接続され
る。Here, the positional relationship between the EPROM chip (6) and the microcomputer will be described. Since the mounting body (4a) on which the EPROM chip (6) is mounted via the header (4) and the microcomputer (7) are connected via a large number of conductive paths (5), The header (4) on which the EPROM chip (6) is mounted in order to shorten the routing of the path (5), that is, the header mount (4a) and the microcomputer (7) are respectively located at adjacent positions or as close to each other as possible. It is arranged to be located. Therefore EPROM chips (6)
The conductive path (5) can be routed between the microcomputer (7) and the microcomputer (7) in the shortest distance, and the mounting area on the substrate can be effectively used. The chip-shaped microcomputer (7) arranged in the vicinity of or adjacent to the mounting body (4a) on which the header (4) mounting the EPROM chip (6) is mounted is The conductive path (5) extending in the vicinity is bonded and connected by a wire to the EPROM chip (6).
ところで、EPROMチップ(6)は一方の基板(2)の外
側に露出した主面にヘッダー(4)を介して搭載されて
いるのでEPROMチップ(6)だけが基板外に搭載される
ことになり、EPROMチップ(6)以外のマイクロコンピ
ュータ(7)およびその周辺回路素子(8)は二枚の基
板(2)(3)とケース材(9)とで形成された封止空
間(21)内に配置されることになる。By the way, since the EPROM chip (6) is mounted on the main surface exposed to the outside of one substrate (2) via the header (4), only the EPROM chip (6) is mounted outside the substrate. The microcomputer (7) and its peripheral circuit elements (8) other than the EPROM chip (6) are in a sealed space (21) formed by two substrates (2) and (3) and a case material (9). Will be placed in.
上述の如く、EPROMチップ(6)と接続されるマイクロ
コンピュータ(7)およびその周辺の回路素子(8)は
二枚の基板(2)(3)とケース材(9)で形成された
封止空間部(21)に配置する様に設定されている。更に
述べると、チップ状の電子部品および印刷抵抗、メッキ
抵抗等の抵抗素子の全ての素子が封止空間部(21)内に
設けられている。As described above, the microcomputer (7) connected to the EPROM chip (6) and the circuit element (8) around the microcomputer (7) are formed by the two substrates (2) and (3) and the case material (9). It is set to be placed in the space (21). Furthermore, all the chip-shaped electronic components and resistive elements such as printing resistors and plating resistors are provided in the sealing space (21).
本実施例でEPROMチップ(6)のデータ消去を行う場合
は紫外線不透過性樹脂(21b)を剥離して紫外線を照射
し、再書き込みをする場合はEPROMチップ(6)上の紫
外線透過性樹脂(21a)も剥してボンディングされてい
る近傍の導出リード(5b)にブローブ等の端子を当接さ
せ、書き込み装置よりデータを書き込む。このとき、紫
外線透過性樹脂(21a)を剥す場合、樹脂(21a)はあま
り接着力が強くないためにワイヤ線が切断することはな
い。In this embodiment, when erasing the data of the EPROM chip (6), the ultraviolet impermeable resin (21b) is peeled off and irradiated with ultraviolet rays, and when rewriting is performed, the ultraviolet transparent resin on the EPROM chip (6). A terminal such as a probe is brought into contact with the lead-out lead (5b) in the vicinity where the (21a) is also peeled off and bonded, and data is written by the writing device. At this time, when the ultraviolet-transparent resin (21a) is peeled off, since the resin (21a) does not have a strong adhesive force, the wire line is not cut.
以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.
先ず、モデム(MODEM)とはソーナルコンピュータなど
のデータ端末が扱うデジタル化されたデータを電話回線
を使って、お互に離れたところでデータ送受を行うデー
タ通信のためにモデムが存在する。モデムの機能はデジ
タル化されたデータを電話回線で使用できる周波数を使
って、データによる変調を行いアナログ信号にして電話
回線に乗せることと、相手方から送られて来たデータで
変調されるアナログ信号を復調してデジタル化したデー
タに戻す機能を持つ。First, with a modem (MODEM), there exists a modem for data communication in which data digitized by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the modem is to modulate the digitized data by using the frequency that can be used in the telephone line, convert it into an analog signal and put it on the telephone line, and the analog signal modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.
第5図に示したブロック図に基づいてモデムを簡単に説
明する。The modem will be briefly described based on the block diagram shown in FIG.
第5図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。FIG. 5 is a block diagram when a modem is mounted on the integrated circuit board (2).
モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース(31)と、DTEインターフェース(31)より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ(7)と、マイクロコンピュータ
(7)からアドレスされるデータを内蔵したEPROM
(6)と、マイクロコンピュータ(7)からの出力信号
を変復調しNCU(NETWORK CNTROL UNIT)に出力する第
1および第2の変復調回路(32)(33)と、マイクロコ
ンピュータ(7)からの出力信号に応じて所望のDTMF信
号(トーン信号)を発生するDTMF発生器(34)とをから
構成されている。The modem stores a data transmitted from a personal computer in a built-in memory and outputs the data, and a micro that outputs a predetermined output signal based on the data output from the DTE interface (31). EPROM containing data addressed by the computer (7) and the microcomputer (7)
(6), the first and second modulation / demodulation circuits (32) (33) that modulate and demodulate the output signal from the microcomputer (7) and output to the NCU (NETWORK CNTROL UNIT), and the output from the microcomputer (7) And a DTMF generator (34) for generating a desired DTMF signal (tone signal) according to the signal.
DTEインターフェース(31)は例えばSTC9610)セイコー
エプソン)等のICより成り、第6図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ(7)へ出力する送信メモ
リー部(35)と、マイクロコンピュータ(7)からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン(38)へ出力する受信メモリー部(36)と、送信
メモリー部(35)および受信メモリー部(36)を介して
入出力される夫々の信号を切替える制御部(37)とから
なり、パソコン(38)とマイクロコンピュータ(7)と
を接続するための所定の機能を有するものである。The DTE interface (31) is composed of an IC such as STC9610) Seiko Epson) and supplies the output signal of the personal computer as shown in FIG. 6, accumulates the output signal in the built-in memory and outputs it to the microcomputer (7). A transmission memory section (35), a reception memory section (36) for accumulating a signal supplied with an output signal from the microcomputer (7) in the internal memory and outputting the signal to the personal computer (38), and a transmission memory section ( 35) and a control section (37) for switching respective signals input and output through the reception memory section (36), and has a predetermined function for connecting the personal computer (38) and the microcomputer (7). I have.
マイクロコンピュータ(7)は例えばSTC9620(セイコ
ーエプソン)等のICにより成り、第7図の如く、DTEイ
ンターフェース(31)から出力される出力信号を認識す
るコマンド認識部と、コマンド認識部によって認識され
た出力信号を解読するコマンド解読部と、コマンド解読
部で解読された信号に基づいてメモリー部のデータと比
較し変復調回路へデータを供給するコマンド実行部と、
コマンド解読部のデータとメモリー部内のデータとの比
較結果、誤ったデータがコマンド実行部に供給された際
にDTEインターフェース(31)に出力信号を出力する応
答コード生成部とからなる。The microcomputer (7) is composed of, for example, an IC such as STC9620 (Seiko Epson), and as shown in FIG. 7, it is recognized by the command recognition unit that recognizes the output signal output from the DTE interface (31) and the command recognition unit. A command decoding unit that decodes the output signal, and a command execution unit that compares the data decoded in the command decoding unit with the data in the memory unit and supplies the data to the modulation / demodulation circuit,
As a result of comparing the data in the command decoding unit with the data in the memory unit, the response code generating unit outputs an output signal to the DTE interface (31) when erroneous data is supplied to the command executing unit.
変復調回路(38)はマイクロコンピュータ(7)から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換したマイクロコンピュータ
(7)へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第1の変復調回路(32)は30
0bpsの低速変復調回路であり、第2の変復調回路(33)
は1200bpsの中速変復調回路である。夫々の第1および
第2の変復調回路(32)(33)はマイクロコンピュータ
(7)により、いずれか一方の変復調回路が選択され
る。The modulation / demodulation circuit (38) converts the digital signal transmitted from the microcomputer (7) into an analog signal and transmits it to the NCU unit. On the other hand, the analog signal transmitted from the NCU unit is converted into a digital signal and transmitted to the microcomputer (7), which includes low-speed and medium-speed circuits. The first modulation / demodulation circuit (32) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (33)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (32, 33) is selected by the microcomputer (7).
DTMF発生器(34)はマイクロコンピュータ(7)のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
(39)に出力して電話回線へ信号を供給する。The DTMF generator (34) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (7) to the input terminals of each of COL and ROW, and transmits AMP.
Output to (39) and supply signal to telephone line.
EPROM(6)内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ(7)のアドレスに基づいてマイクロコン
ピュータ(7)に供給される。Program data for setting various modes of the modem is stored in the EPROM (6) and is supplied to the microcomputer (7) based on the address of the microcomputer (7).
次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.
先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(38)からの読出し信号に基づいて制御スイッチ
(40)が動作し、所定のアドレスデータがEPROM(7)
に供給され、そのアドレスに基づいたEPROM(6)のプ
ログラム・データがマイクロコンピュータ(7)に供給
され、通信を行う夫々のモデムの通信規格(BELL/CCITT
規格)、通信速度(300/1200bps)、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。First, when the personal computer communication is started, the control switch (40) operates based on the read signal from the microcomputer (38), and the predetermined address data is transferred to the EPROM (7).
Is supplied to the microcomputer (7), and the program data of the EPROM (6) based on the address is supplied to the microcomputer (7), and the communication standard (BELL / CCITT) of each modem is used for communication.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.
各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとインターフェース用のDTEインターフェース
(31)に入力され、電話番号を解読する為にマイクロコ
ンピュータ(7)に転送される。その解読した結果をDT
MF発生器(34)に送信し、DTMF発生器(34)からDTMF信
号が発信されその信号は送信AMP(39)、ライントラン
ス(41)を介して一般電話回線へ転送される。Assuming that the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (31) for interfacing with the personal computer and transferred to the microcomputer (7) for decoding the telephone number. The decrypted result is DT
The signal is transmitted to the MF generator (34), the DTMF signal is transmitted from the DTMF generator (34), and the signal is transferred to the general telephone line via the transmission AMP (39) and the line transformer (41).
転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーンを起呼側のモデムに対して送出する。The transferred DTMF signal sends a calling signal to the answering modem, and the answering modem receives the calling signal and automatically receives the incoming call. Then, the answering modem sends an answer tone for the connection procedure to the calling modem.
起呼側のモデムはライントランス(41)、受信アンプ
(42)を通り低速変復調回路(32)でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。The modem on the calling side passes through the line transformer (41) and the receiving amplifier (42), and the low speed modulation / demodulation circuit (32) detects whether or not the answer tone is a predetermined answer tone for the modem on the calling side. . If it is a predetermined answer tone, the communication state is entered.
通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(31)に入力し、その
データをマイクロコンピュータ(7)に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
(32)に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP(39)、ライントランス(41)
を介して応答側のモデムに送信される。一方、応答側の
パソコンのキー入力信号によって送出した周波数変調の
アナログ信号は起呼側のモデムに送出され、ライントラ
ンス(41)、受信AMP(42)を介して低速変復調回路(3
2)に入力される。ここでアナログ信号はデジタル信号
に変換されDTEインターフェース(31)に入力され、シ
リアルデジタル信号からパラレルデジタル信号に変換さ
れて起呼側のパソコンに入力される。その結果起呼側へ
パソコンと応答側のパソコンは全二重通信ができる様に
なりパソコン通信が実現する。In the communication state, parallel data from the personal computer is input to the DTE interface (31) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (7). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (32). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the communication standard corresponding to it, transmission AMP (39), line transformer (41)
To the modem on the answering side. On the other hand, the frequency-modulated analog signal sent by the key input signal of the responding personal computer is sent to the calling modem, and the low-speed modulation / demodulation circuit (3) is sent via the line transformer (41) and the receiving AMP (42).
Entered in 2). Here, the analog signal is converted into a digital signal and input to the DTE interface (31), converted from a serial digital signal into a parallel digital signal, and input into the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.
第8図は第5図で示したモデム回路を本実施例で用いた
一方の基板(2)上に実装した場合の平面図であり、実
装される回路素子の符号は同一番号とする。EPROMチッ
プ(6)とマイクロコンピュータ(7)との接続はバス
ラインで示す。尚、複数の回路素子を接続する導電路は
煩雑のため省略する。FIG. 8 is a plan view when the modem circuit shown in FIG. 5 is mounted on one of the substrates (2) used in this embodiment, and the reference numerals of the mounted circuit elements are the same. The connection between the EPROM chip (6) and the microcomputer (7) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.
第8図に示す如く、一方の基板(2)の対向する周端部
には外部リード端子(12)が固着される複数の固着用パ
ッド(5a)が設けられている。固着パッド(5a)から延
在される導電路(5)上所定位置には複数の回路素子
(8)およびEPROMチップ(6)を搭載するヘッダー
(4)が載置された載置体(4a)が嵌合されている。斯
る基板(2)上にはEPROMチップ(6)以外のマイクロ
コンピュータ(7)を含む複数の回路素子(8)が固着
されており、(31)はDTEインターフェース、(32)(3
3)は第1および第2の変復調回路、(34)はDTMF発生
回路、(40)はEPROM(6)を制御する制御スイッチ、
(7)はマイクロコンピュータ、(8)はコンデンサー
等のチップ部品である。なお、他方の基板(3)にはポ
リイミド等のフィルム樹脂層(10)を介して一方の基板
(2)より複数の導電路(5)が延在されており、他方
の基板(3)上にはオプション用回路あるいはモデムに
必要な一部の回路が配置されている。As shown in FIG. 8, a plurality of fixing pads (5a), to which the external lead terminals (12) are fixed, are provided on the opposing peripheral ends of one substrate (2). A mounting body (4a) on which a header (4) mounting a plurality of circuit elements (8) and EPROM chips (6) is mounted at a predetermined position on a conductive path (5) extending from the fixing pad (5a). ) Is fitted. A plurality of circuit elements (8) including a microcomputer (7) other than the EPROM chip (6) are fixed on the substrate (2), (31) is a DTE interface, (32) (3).
3) is the first and second modulation / demodulation circuits, (34) is a DTMF generation circuit, (40) is a control switch for controlling the EPROM (6),
(7) is a microcomputer, and (8) is a chip component such as a capacitor. The other substrate (3) has a plurality of conductive paths (5) extending from the one substrate (2) through a film resin layer (10) such as polyimide, and is provided on the other substrate (3). Is equipped with optional circuits or some circuits necessary for the modem.
第8図に示す如く、マイクロコンピュータ(7)の近傍
あるいは隣接する位置にEPROMチップ(6)を搭載する
ヘンダー(4)が固着された載置体(4a)が配置され
る。マイクロコンピュータ(7)の近傍あるいは隣接す
る位置にEPROMチップ(6)とヘッダー(4)を介して
配置することでマイクロコンピュータ(7)とEPROMチ
ップ(6)とのバスライン、即ち導電路(5)の引回し
線の距離を最短でしかも最小の距離で引回すことがで
き、他の実装パターンを有効に使用できると共に高密度
実装が行える。尚、一点鎖線で囲まれた領域は接着シー
トでケース材(9)が固着される領域を示す。As shown in FIG. 8, a mounting body (4a) to which a hender (4) mounting an EPROM chip (6) is fixed is arranged near or adjacent to the microcomputer (7). By disposing the EPROM chip (6) and the header (4) near or adjacent to the microcomputer (7) via the bus line, that is, the conductive path (5) between the microcomputer (7) and the EPROM chip (6). It is possible to route the lead wire in () with the shortest distance and the shortest distance, so that other mounting patterns can be effectively used and high-density mounting can be performed. The area surrounded by the alternate long and short dash line shows the area where the case material (9) is fixed with an adhesive sheet.
第9図は第8図で示した一方の基板(2)上にケース材
(9)を介して他方の基板(3)を固着したときのモデ
ム用の混成集積回路装置の完成品の平面図であり、一方
の基板(2)の上面からはEPROMチップ(6)を搭載し
たヘッダー(4)が形成されたヘッダー載置体(4a)と
補助枠(4b)内に充填された紫外線不透過性樹脂(21
b)が露出された状態となる。即ち、EPROMチップ(6)
以外の他の素子は全てケース材(9)と二枚の基板
(2)(3)とで形成された封止空間(21)内に封止さ
れEPROMチップ(6)だけが基板外に載置されることに
なる。FIG. 9 is a plan view of a finished product of a hybrid integrated circuit device for a modem when the other substrate (3) is fixed to the one substrate (2) shown in FIG. 8 via the case material (9). In addition, from the upper surface of one of the substrates (2), the header mounting body (4a) having the header (4) on which the EPROM chip (6) is mounted and the ultraviolet ray opaque filled in the auxiliary frame (4b) are opaque. Resin (21
b) is exposed. That is, EPROM chip (6)
Other than the above, all other elements are sealed in the sealing space (21) formed by the case material (9) and the two substrates (2) and (3), and only the EPROM chip (6) is mounted outside the substrate. Will be placed.
斯る本発明に依れば、一方の基板(2)の外側に露出し
た主面の所望位置にヘッダー(4)を設け、そのヘッダ
ー(4)上にEPROMチップ(6)を固着し、EPROMチップ
(6)の電極と導電路に接続された導出リードとをボデ
ィングワイヤで接続し二枚の基板(2)(3)とケース
材(9)と形成された封止空間(21)にマイクロコンピ
ュータ(7)およびその回路素子(8)を配置すること
により、混成集積回路とEPROMチップとが一体化し且つ
極めて小型且となるシステが提供できる。。According to the present invention, the header (4) is provided at a desired position on the main surface exposed to the outside of the one substrate (2), and the EPROM chip (6) is fixed on the header (4) to obtain the EPROM. The electrode of the chip (6) and the lead-out lead connected to the conductive path are connected by a bossing wire to form a sealed space (21) formed by the two substrates (2) and (3) and the case material (9). By arranging the microcomputer (7) and its circuit element (8), it is possible to provide a system in which the hybrid integrated circuit and the EPROM chip are integrated and which is extremely small. .
(ト)発明の効果 以上の詳述した如く、本発明に依れば、第1に一方の基
板(2)の外側に露出した主面に設けたヘッダー(4)
上にEPROMチップ(6)を固着し、EPROMチップ(6)の
電極と導電路と接続された導出リードとをボンディグワ
イヤで接続しているので、EPROMチップ(6)の載置位
置を任意に選定できる利点を有する。このため内蔵する
マイクロコンピュータ(7)との電気的接続を考慮し
て、効率良くEPROMチップ(6)とマイクロコンピュー
タ(7)と接続でき信号線の引回しを不要にできる。更
に詳述すると、EPROMチップ(6)の隣接する位置に最
も関連の深いマイクロコンピュータ(7)を配置でき、
その結果EPROMチップ(6)とマイクロコンピュータ
(7)間のデータのやりとりを行うデータ線を最短距離
あるいは最も設計容易なレイアウトで実現でき、データ
線の引回しによる実装密度のロスを最小限に抑制でき
る。更に二枚の基板(2)(3)より形成されているた
め高密度で且つ小型化の混成集積回路装置を提供するこ
とができる。(G) Effect of the Invention As described in detail above, according to the present invention, firstly, the header (4) provided on the main surface exposed to the outside of the one substrate (2).
Since the EPROM chip (6) is fixed on the upper part and the electrode of the EPROM chip (6) and the lead-out lead connected to the conductive path are connected by a bonding wire, the mounting position of the EPROM chip (6) is arbitrary. It has the advantage that it can be selected. Therefore, in consideration of the electrical connection with the built-in microcomputer (7), the EPROM chip (6) and the microcomputer (7) can be efficiently connected, and the wiring of signal lines can be eliminated. More specifically, the most closely related microcomputer (7) can be placed in the adjacent position of the EPROM chip (6),
As a result, the data lines for exchanging data between the EPROM chip (6) and the microcomputer (7) can be realized with the shortest distance or the layout that is the easiest to design, and the loss of packaging density due to the routing of the data lines can be minimized. it can. Further, since it is formed of two substrates (2) and (3), it is possible to provide a high-density and downsized hybrid integrated circuit device.
第2に二枚の集積回路基板(2)(3)上の組み込むマ
イクロコンピュータおよびその周辺回路素子の実装密度
を向上することにより、従来必要とされたプリント基板
を廃止でき、1つの小型化されたEPROMチップ(6)を
内蔵する混成集積回路装置を実現できる。Secondly, by improving the packaging density of the microcomputer and its peripheral circuit elements to be incorporated on the two integrated circuit boards (2) and (3), the conventionally required printed circuit board can be eliminated and one miniaturization can be achieved. It is possible to realize a hybrid integrated circuit device having a built-in EPROM chip (6).
第3に二枚の集積回路基板(2)(3)として金属基板
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与でき
る。また導電路(5)として銅箔(11)を用いることに
より、導電路(5)の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。Thirdly, by using a metal substrate as the two integrated circuit boards (2) and (3), the heat radiation effect thereof can be significantly improved as compared with the printed circuit board, and it can contribute to the improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (5), the resistance value of the conductive path (5) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.
第4にEPROMチップ(6)と接続されるマイクロコンピ
ュータ(7)およびその周辺回路素子(8)はケース材
(9)と二枚の集積回路基板(2)(3)とで形成され
る封止空間(21)にダイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小さくなり、実装
密度の大幅に向上できる利点を有する。Fourthly, the microcomputer (7) connected to the EPROM chip (6) and its peripheral circuit elements (8) are sealed by a case material (9) and two integrated circuit boards (2) and (3). Since it is incorporated in the stop space (21) in a die shape or a chip shape, it has an advantage that the occupied area becomes extremely small as compared with a conventional resin-molded printed circuit board and the packaging density can be greatly improved.
第5にケース材(9)と二枚の集積回路基板(2)
(3)の周端を実質的に一致させることにより、集積回
路基板(2)(3)のほぼ全面を封止空間(21)として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。Fifth, case material (9) and two integrated circuit boards (2)
By making the peripheral edges of (3) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) (3) can be used as a sealing space (21), and an extremely compact hybrid integrated circuit combined with an improvement in mounting density. The device can be realized.
第6に二枚の集積回路基板(2)(3)の一辺あるいは
相対向する辺から外部リード端子(12)(13)を導出で
き、極めて多ピンの混成集積回路装置を実現できる利点
を有する。Sixth, the external lead terminals (12) and (13) can be derived from one side of the two integrated circuit boards (2) and (3) or opposite sides thereof, which is an advantage that an extremely multi-pin hybrid integrated circuit device can be realized. .
【図面の簡単な説明】 第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図はケース材の斜視図、第4図は本実施
例で用いる基板断面図、第5図は本実施例で用いるモデ
ム回路を示すブロック図、第6図は第5図で示したモデ
ムのDTEインターフェースを示すブロック図、第7図は
第5図で示したモデムのマイクロコンピュータを示すブ
ロック図、第8図は第5図で示したブロック図を基板上
に実装したときの平面図、第9図は第8図で示した基板
上にケース材を介して他方の基板を固着したときの平面
図、第10図および第11図は従来のEPROM実装構造を示す
斜視図である。 (1)……混成集積回路装置、(2)(3)……集積回
路基板、(5)……導電路、(6)……EPROMチップ、
(7)……マイクロコンピュータ、(8)……回路素
子、(4)……ヘッダー、(9)……ケース材、(4a)
……ヘッダー載置体、(21a)……紫外線透過性樹脂、
(21b)……紫外線不透過性樹脂。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing the present embodiment, and FIG. 2 is I- of FIG.
I sectional view, FIG. 3 is a perspective view of a case material, FIG. 4 is a sectional view of a substrate used in this embodiment, FIG. 5 is a block diagram showing a modem circuit used in this embodiment, and FIG. 6 is FIG. Fig. 7 is a block diagram showing the DTE interface of the modem shown in Fig. 7, Fig. 7 is a block diagram showing the microcomputer of the modem shown in Fig. 5, and Fig. 8 is a block diagram showing the block diagram shown in Fig. 5 mounted on a substrate. FIG. 9 is a plan view when the other substrate is fixed to the substrate shown in FIG. 8 via a case material, and FIGS. 10 and 11 are perspective views showing a conventional EPROM mounting structure. Is. (1) ... hybrid integrated circuit device, (2) (3) ... integrated circuit board, (5) ... conductive path, (6) ... EPROM chip,
(7) …… Microcomputer, (8) …… Circuit element, (4) …… Header, (9) …… Case material, (4a)
…… Header mount, (21a) …… UV transparent resin,
(21b) …… UV impermeable resin.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC
Claims (9)
と、 前記基板の対向する主面に形成された所望パターンを有
する導電路と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の外側に露出した主面の所望位置にヘッ
ダーを設け、前記ヘッダー上に前記不揮発性メモリーチ
ップを固着し、前記不揮発性メモリーチップの電極と所
望の前記導電路に接続された導出リードとをボンディン
グワイヤで接続し、前記両基板と前記ケース材で形成さ
れた封止空間に前記マイクロコンピュータおよびその周
辺回路素子を配置したことを特徴とする混成集積回路装
置。1. Two integrated circuit substrates arranged to face each other, a conductive path having a desired pattern formed on main surfaces of the substrate facing each other, and a nonvolatile memory chip connected to the conductive path. A microcomputer supplied with data from the memory and connected to a conductive path on the substrate and its peripheral circuit element; and a case member integrated between the substrates, the outside of the one substrate. A header is provided at a desired position on the exposed main surface, the non-volatile memory chip is fixed on the header, and the electrode of the non-volatile memory chip and a desired lead lead connected to the conductive path are bonded by a bonding wire. A hybrid characterized in that the microcomputer and its peripheral circuit elements are arranged in a sealed space formed by connecting the two substrates and the case material. AND circuit device.
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
ることを特徴とする請求項1記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein the substrates have substantially the same shape.
とする請求項1記載の混成集積回路装置。4. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
にダイ形状で組み込まれることを特徴とする請求項1記
載の混成集積回路装置。5. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape.
プコンデンサーを用いることを特徴とする請求項1記載
の混成集積回路装置。6. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element.
一致させた一定の厚みを有する枠体を有することを特徴
とする請求項1記載の混成集積回路装置。7. The hybrid integrated circuit device according to claim 1, further comprising a frame body having a constant thickness in which the case member is substantially aligned with the peripheral end portions of the both substrates.
記補助枠に紫外線を透過する封止樹脂層を注入して前記
不揮発性メモリーチップを封止することを特徴とする請
求項1記載の混成集積回路装置。8. The hybrid memory according to claim 1, wherein an auxiliary frame surrounding the header is provided, and a sealing resin layer that transmits ultraviolet rays is injected into the auxiliary frame to seal the nonvolatile memory chip. Integrated circuit device.
遮断するシール樹脂を設けたことを特徴とする請求項8
記載の混成集積回路装置。9. A sealing resin for blocking ultraviolet rays is provided on the sealing resin layer in the header.
A hybrid integrated circuit device as described.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390489A JPH0680782B2 (en) | 1989-05-17 | 1989-05-17 | Hybrid integrated circuit device |
| US07/510,467 US5285107A (en) | 1989-04-20 | 1990-04-18 | Hybrid integrated circuit device |
| EP90107414A EP0393657B1 (en) | 1989-04-20 | 1990-04-19 | Hybrid integrated circuit device |
| DE69031141T DE69031141T2 (en) | 1989-04-20 | 1990-04-19 | Integrated hybrid circuit arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390489A JPH0680782B2 (en) | 1989-05-17 | 1989-05-17 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303062A JPH02303062A (en) | 1990-12-17 |
| JPH0680782B2 true JPH0680782B2 (en) | 1994-10-12 |
Family
ID=14872220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12390489A Expired - Lifetime JPH0680782B2 (en) | 1989-04-20 | 1989-05-17 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680782B2 (en) |
-
1989
- 1989-05-17 JP JP12390489A patent/JPH0680782B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303062A (en) | 1990-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680767B2 (en) | Hybrid integrated circuit device | |
| JPH0680782B2 (en) | Hybrid integrated circuit device | |
| JPH0680787B2 (en) | Hybrid integrated circuit device | |
| JPH0680783B2 (en) | Hybrid integrated circuit device | |
| JPH0680769B2 (en) | Hybrid integrated circuit device | |
| JPH0680785B2 (en) | Hybrid integrated circuit device | |
| JPH0680779B2 (en) | Hybrid integrated circuit device | |
| JPH0680781B2 (en) | Hybrid integrated circuit device | |
| JPH0680786B2 (en) | Hybrid integrated circuit device | |
| JPH0680784B2 (en) | Hybrid integrated circuit device | |
| JPH0680774B2 (en) | Hybrid integrated circuit device | |
| JPH0680777B2 (en) | Hybrid integrated circuit device | |
| JPH0680771B2 (en) | Hybrid integrated circuit device | |
| JPH0680770B2 (en) | Hybrid integrated circuit device | |
| JPH0680764B2 (en) | Hybrid integrated circuit device | |
| JPH0680778B2 (en) | Hybrid integrated circuit device | |
| JPH0680765B2 (en) | Hybrid integrated circuit device | |
| JPH0680766B2 (en) | Hybrid integrated circuit device | |
| JPH0680772B2 (en) | Hybrid integrated circuit device | |
| JPH02298060A (en) | Hybrid integrated circuit device | |
| JPH0680768B2 (en) | Hybrid integrated circuit device | |
| JPH0680775B2 (en) | Hybrid integrated circuit device | |
| JPH0680776B2 (en) | Hybrid integrated circuit device | |
| JPH0680763B2 (en) | Hybrid integrated circuit device | |
| JPH0758754B2 (en) | Hybrid integrated circuit device |