「Signal wiring」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The example of one configuration of the semiconductor device includes a semiconductor substrate 1, and signal wiring 3.例文帳に追加

本発明に係る半導体装置の一構成例では、半導体基板１と、信号配線３とを備えている。 - 特許庁

The step of laying out the signal line is performed after the step of eliminating the metal density obligation by the power supply wiring.例文帳に追加

信号線をレイアウトする工程を、電源配線によるメタル密度違反を解消する工程の後に行う。 - 特許庁

Each internal circuit receives supply of a clock signal CLK from clock wiring network 11-14 of a corresponding block.例文帳に追加

各内部回路は、対応するブロックのクロック配線網１１〜１４からクロック信号ＣＬＫの供給を受ける。 - 特許庁

To provide a power module having a signal terminal capable of connecting to external wiring by a detachable connector connection.例文帳に追加

脱着可能なコネクタ接続により外部配線に接続できる信号端子を備えたパワーモジュールを提供する。 - 特許庁

On the wiring pattern, a head amplifier IC chip 18 is mounted which amplifies the signal from a magnetic head.例文帳に追加

配線パターン上には、磁気ヘッドからの信号を増幅するためのヘッドアンプＩＣチップ１８が実装されている。 - 特許庁

The standard cell is constituted such that a signal line for supplying a signal to a first MOS device and a second MOS device is provided in parallel with two wiring of power supply wiring and grounding wiring, is sandwiched between the two wiring, and is arranged at an equal distance from each of the first conductive type MOS device and the second conductive type MOS device.例文帳に追加

第１のＭＯＳ素子および第２のＭＯＳ素子に信号を供給するための信号線が、電源配線および接地配線の２つの配線と平行に設けられ、これら２つの配線に挟まれ、かつ、第１の導電型ＭＯＳ素子および第２の導電型ＭＯＳ素子のそれぞれから等しい距離に配置されている構成である。 - 特許庁

Disclosed is the pixel circuit 101 including at least one transistor which receives a drive signal to a control terminal to have its conduction state controlled, where the control terminal of the transistor TFT 112 is connected to a drive wiring WSL where the drive signal is propagated and the drive wiring WSL is connected to a wiring 114 in other layers to obtain a multilayer wiring structure.例文帳に追加

制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路１０１であって、トランジスタＴＦＴ１１２の制御端子が、駆動信号が伝搬される駆動配線ＷＳＬに接続され、駆動配線ＷＳＬは、他の層の配線１１４と接続されて多層配線化されている - 特許庁

A signal body 61 has an attachment portion 61a attachable to or detachable from a connecter, at least one signal light, and a wiring pattern electrically connecting the attachment portion 61a and the signal light.例文帳に追加

信号機本体６１は、コネクタに着脱自在な取付部６１ａと、少なくとも一つの信号灯と、取付部６１ａと信号灯との間を電気的に接続する配線パターンとを備える。 - 特許庁

To provide a traffic signal system capable of remarkably reducing the number of lines for connecting a signal controller and a signal light device and avoiding traffic danger due to wiring mistake.例文帳に追加

信号制御装置と信号灯器とを接続する配線数を著しく低減させることができ、配線ミスによる交通の危険性を回避することのできる交通信号システムを提供する。 - 特許庁

In the signal interconnection forming layer 13 of (N+1)th layer, dummy wiring 44 thinner than the signal interconnections 17-20 is formed in flush with the upper surface of the signal interconnections 17-20 of (N+1)th layer.例文帳に追加

Ｎ＋１層目の信号配線形成層１３には、Ｎ＋１層目の信号配線１７〜２０と上面において面一、かつ、信号配線１７〜２０よりも厚みが薄いダミー配線４４を形成する。 - 特許庁

For signal transmission line in this microstrip structure composed of a signal line and a ground plate, a signal line or a ground plate is bored so that inter-wiring capacity can be decreased, and the characteristic impedance can be improved.例文帳に追加

信号線とグランドプレートとからなるマイクロストリップ構造の信号伝送線路において、信号線あるいはグランドプレートに穴をあけることで、配線間容量を減少させ、特性インピーダンスを大きくする。 - 特許庁

To further accelerate data processing by dividing two-way bus lines to control two-way signal transmission in bidirectional repeaters and reducing long wiring for a control signal to suppress the occurrence of signal delay.例文帳に追加

双方向バスラインを分割して双方向リピータにおける双方向の信号伝送を制御し、制御信号線の引回しを少なくして信号遅延の発生を抑え、データ処理の、より高速化を図る。 - 特許庁

To provide a printed wiring board so that a high-frequency signal transmitted through a high-speed signal line has small deterioration and the conduction noise of a high frequency transmitted through lines other than the high-speed signal line is suppressed.例文帳に追加

高速信号線路を伝送される高周波信号の劣化が少なく、かつ高速信号線路以外の他の線路を伝導する高周波の伝導ノイズが抑制されたプリント配線板を提供する。 - 特許庁

To provide a wiring design method of a semiconductor integrated circuit which can adjust capacitance formed by adjacent two signal lines and a delay value of a signal running in a signal line.例文帳に追加

本発明は、隣接する２本の信号線が形成するキャパシタンスと、信号線を流れる信号の遅延値を調整することができる半導体集積回路の配線設計方法を提供する。 - 特許庁

To provide a shielding wiring device stably operating during real operation by incorporating the same waveform and signal change point as those of a signal to be shielded in a shield signal.例文帳に追加

シールド信号をシールド対象信号と同一波形且つ同一の信号変化点を持たせることにより、実動作時に安定動作させるシールド配線装置及びその設計方法を提供する。 - 特許庁

Impedance between the signal wiring section 11a and the part connection land section 11b can be kept constant by allowing the signal wiring section 11a of narrow width and the signal wiring facing section 13a of broad width to correspond to each other and disposing the part connection land section 11b of broad width and the part connection land facing section 13b of narrow width so as to correspond to each other.例文帳に追加

幅の狭い信号配線部１１ａと幅の広い信号配線対向部１３ａを対応させ、幅の広い部品接続用ランド部１１ｂと幅の狭い部品接続用ランド対向部１３ｂを対応させて配置することにより、信号配線部１１ａと部品接続用ランド部１１ｂ間のインピーダンスを一定にできる。 - 特許庁

Also, a phase control layer is constituted of plural inner wiring layers according to the number of necessary driving lines 19, and signal wiring for controlling each phase shifting unit 16 is formed in the inner wiring layers so that an area necessary for the wiring can be reduced, and the inter-element intervals can be reduced.例文帳に追加

また、必要な駆動線１９の本数に応じて位相制御層３５を複数の内部配線層で構成し、各移相ユニット１６を制御するための信号配線を内部配線層に形成することにより、これら配線に必要な面積を削減して素子間隔の縮小化を図る。 - 特許庁

To provide a multilayer printed wiring board wherein a transmission signal loss due to the effect of a through via-hole is suppressed, a wiring fault due to the through via-hole is eliminated, and the wiring density is improved, and to provide a manufacturing method whereby the multilayer printed wiring board can be manufactured at a low cost.例文帳に追加

貫通バイアホールの影響による伝送信号ロスを抑制すると共に、貫通バイアホールによる配線障害をなくして配線密度を高めた多層プリント配線板と、この多層プリント配線板を低コストで製作することのできる製造方法を提供すること。 - 特許庁

When the signal wiring is paired wiring for differential transmission, a distance U between both sides of the pair wiring at the position of an inter-linear distance S and an opening end 7b of the shield layer is set at a range 3S≤U≤20S, where S is the inter-linear distance of the paired wiring.例文帳に追加

前記信号配線が差動伝送されるペア配線である場合には、ペア配線間の線間距離をＳとしたとき、当該線間距離Ｓの位置における前記ペア配線の両外側と前記シールド層の開口端７ｂとの距離Ｕが、３Ｓ≦Ｕ≦２０Ｓの範囲に設定される。 - 特許庁

Wiring 66A having the grounding potential is inserted between reference current wiring 65 for supplying a reference current to functional blocks (one-bit DCC circuit areas 63) and gradation digital data wiring 68 and storage timing signal wiring 64, in positions where they vertically cross.例文帳に追加

さらに、機能ブロック（１ビットＤＣＣ回路領域６３）に基準電流を供給する基準電流配線６５と、諧調デジタルデータ配線６８および記憶タイミング信号配線６４とが、上下にクロスする箇所では、それらの間に、接地電位の配線６６Ａが挿入されている。 - 特許庁

The individual timing signal generating part generates a first timing signal for determining the variation of signal level indicating the timing of the controlled application of the first drive signal at a first edge timing and a second timing signal for determining the variation of signal level indicating the timing of the controlled application of the second drive signal at a second edge timing according to the mixed timing signal transmitted thereto through wiring.例文帳に追加

個別タイミング信号生成部は、配線を通じて送信された混合タイミング信号に基づき、第１エッジのタイミングで第１駆動信号の印加制御のタイミングを示す信号レベルの変化を定める第１タイミング信号と、第２エッジのタイミングで第２駆動信号の印加制御のタイミングを示す信号レベルの変化を定める第２タイミング信号とを生成する。 - 特許庁

To a TFT substrate 19 of a liquid crystal panel 11, a wiring substrate 15 for scanning lines is connected via a scanning line driving TCP 14 to drive scanning lines 22, and a wiring substrate 17 for signal lines is connected via a signal line driving TCP 16 to drive signal lines 21.例文帳に追加

液晶パネル１１のＴＦＴ基板１９には、走査線２２を駆動する走査線駆動用ＴＣＰ１４を介して走査線用配線基板１５が接続され、また、信号線２１を駆動する信号線駆動用ＴＣＰ１６を介して信号線用配線基板１７が接続される。 - 特許庁

A selector 81a is controlled by a control signal CNTL1 and provides a clock transmission wiring 42 with the first clock signal when the same is outputted from the clock generator 10a while providing the clock transmission wiring 41 with the second clock signal when the same is outputted from the clock generator 10a.例文帳に追加

セレクタ８１ａは制御信号ＣＮＴＬ１の制御のもと、クロックジェネレータ１０ａから第１クロック信号が出力された場合にはこれをクロック伝達配線４２に与え、第２クロック信号が出力された場合にはこれをクロック伝達配線４１に与える。 - 特許庁

Each electrode 2 senses the signal voltage applied from just over thereof per each element region, and each thin film transistor 3 is controlled for ON/OFF in order by a signal wiring 9 and a gate wiring 6a and detects the signal voltage applied to the corresponding electrode 2.例文帳に追加

各電極２は素子領域毎に直上から印加される信号電圧に感応する一方、各薄膜トランジスタ３は信号配線９及びゲート配線６ａにより順次オン／オフ制御され対応する電極２に印加された信号電圧の検出を行なう。 - 特許庁

A current source circuit 1 is provided with a power supply wiring for supplying power supply voltage, transistors(TRs) Q1 and Qn for supplying a current to a load, a control voltage signal generation circuit 10, and a control voltage signal wiring for transmitting a control voltage signal to the gates of these TRs Q1 to Qn.例文帳に追加

本発明の電流源回路１は、電源電圧を供給する電源配線と、負荷に電流を供給するトランジスタＱ１〜Ｑｎと、制御電圧信号発生回路と、制御電圧信号をトランジスタＱ１〜Ｑｎのゲートに伝達する制御電圧信号配線とを備える。 - 特許庁

The multilayered circuit board has a signal via 110 connecting the second signal pad to the first wiring, and a plurality of reference potential vias 112, connecting the second reference potential pad to the third wiring, and the signal via is enclosed by a plurality of the reference potential vias.例文帳に追加

多層回路基板は、第２信号用パッドと第１配線とを接続する信号用ヴィア１１０と、第２基準電位用パッドと第３配線とを接続する複数の基準電位用ヴィア１１２とを有し、信号用ヴィアは複数の基準電位用ヴィアにより囲まれている。 - 特許庁

To provide a differential signal line which can adjust an electric length of a differential wiring, without increasing the area required for wiring and requiring a special substrate structure in a via connecting the differential signal lines, through a plurality of signal layers of a multi-layer printed substrate.例文帳に追加

多層プリント基板の複数の信号層にまたがる差動信号線路を接続するビアにおいて、配線に必要な面積を増大することなく、また特別な基板構造を必要とすることなく差動配線の電気長調整をすることができる差動信号線路を提供する。 - 特許庁

The printed circuit board 10 has an arrangement wherein a first signal wiring layer 12, a first ground layer 14, a second ground layer 16 and a second signal wiring layer 18 are stacked through an insulating member 20 with a first through hole 100 being provided therethrough.例文帳に追加

プリント配線基板１０は、第１の信号配線層１２、第１のグランド層１４、第２のグランド層１６、第２の信号配線層１８が絶縁材２０を介して積層されてなり、第１のスルーホール１００が設けられている。 - 特許庁

Reset potential wiring 30S leading the reset potential to the first horizontal signal line reset transistor THS and reset potential wiring 30N leading the reset potential to the second horizontal signal line reset transistor THN are separately wired.例文帳に追加

第１の水平信号線リセットトランジスタＴＨＳへリセット電位を導くリセット電位配線３０Ｓと、第２の水平信号線リセットトランジスタＴＨＮへリセット電位を導くリセット電位配線３０Ｎとは、別々に配線される。 - 特許庁

To solve problems of image defects and deterioration of vacuum accompanying scrape of a surface of an interlayer insulating membrane arranged between a screen image signal wiring and a scanning signal wiring, and provide a long life image display device superior in display characteristics.例文帳に追加

映像信号配線と走査信号配線間に配置される層間絶縁膜の表面の削れに伴う画質不良、真空度劣化を解決し、表示特性の優れた長寿命の画像表示装置を提供する。 - 特許庁

The module substrate 11 comprises: a reset signal wiring 14R commonly connected to the reset terminal 30R provided in each of the plurality of semiconductor chips 12; and a resonance prevention device 15 connected to the reset signal wiring 14R.例文帳に追加

モジュール基板１１は、複数の半導体チップ１２にそれぞれ設けられたリセット端子３０Ｒに共通接続されたリセット信号配線１４Ｒと、リセット信号配線１４Ｒに接続された共振防止素子１５とを備える。 - 特許庁

A controller A101 and a controller B121 connected by a signal wiring 104 and a signal wiring 124, respectively control the control of an control object A and a control object B arranged at separated bases.例文帳に追加

離れた拠点に配置されている制御対象Ａおよび制御対象Ｂの制御を、各々，信号配線１０４および信号配線１２４で接続する制御装置Ａ１０１および制御装置Ｂ１２１で制御する。 - 特許庁

The switching MOS transistor TR1 is conducted before a signal DI on wiring L changes, the input terminal DD2 of the inverter circuit INV1 is set to intermediate potential and the signal DI on wiring L is changed.例文帳に追加

配線Ｌ上の信号ＤＩが変化する前に、上記スイッチングＭＯＳトランジスタＴＲ１を導通させて、インバータ回路ＩＮＶ１の入力端子ＤＤ２を中間電位に設定し、その後、配線Ｌ上の信号ＤＩを変化させる。 - 特許庁

At this time, the pixel electrodes are formed prior to the formation of signal electrodes 23, signal wiring and TFTs 24, by which the impartation of thermal damage to the pixel electrodes is averted even if the heat resistance temperature of the electrode wiring and the TFTs 24 is about 350°C.例文帳に追加

その際に、走査電極２３,信号配線およびＴＦＴ２４の形成前に形成することによって、電極配線やＴＦＴ２４の耐熱温度が３５０℃程度であっても熱的ダメージを与えることはない。 - 特許庁

To inhibit the deterioration of a pressure detection signal due to the run-off of electric current through a wiring capacity, and thereby, ensure the accurate detection of a discharge abnormality, even in case high density wiring for transmitting the pressure detection signal is arranged.例文帳に追加

圧力検出信号を伝送する配線を高密度に配設した場合でも、配線容量を介した電流の流出に因る圧力検出信号の劣化を防止して、吐出異常を的確に検出できるようにすること。 - 特許庁

It is assumed that the ground wirings with the shift and the signal wirings with the shift are formed similarly to another ground wiring and signal wiring, and is compared with the disposing pattern of a virtual first through hole disposed according to a predetermined rule.例文帳に追加

シフト付き接地配線及びシフト付き信号配線を、他の接地配線及び信号配線と同様に形成したと仮定して、所定規則に従って配置される仮想第１貫通孔の配置パターンと比較してみる。 - 特許庁

A bulk elastic wave filter device 1 comprises: a balanced signal terminal 10; a first and a second unbalanced signal terminals 11 and 12; a balanced-type bulk elastic wave filter section 20; a first electric wiring 41; and a second electric wiring 42.例文帳に追加

バルク弾性波フィルタ装置１は、平衡信号端子１０と、第１及び第２の不平衡信号端子１１，１２と、バランス型のバルク弾性波フィルタ部２０と、第１の配線４１と、第２の配線４２とを備えている。 - 特許庁

When multi-screen driving is performed by dividing signal electrodes, a wiring electrode is formed on a 1st substrate where a plurality of signal electrodes are formed and on the wiring electrode, an insulating layer is formed at a part other than a connection region.例文帳に追加

信号電極を分割して多画面駆動する場合に、複数の信号電極が形成される第一基板には配線電極が形成され、配線電極上には接続領域を除いた部位に絶縁層が形成されている。 - 特許庁

A center right generator driving signal, a center upper generator driving signal, a third movable member driving signal, and a fourth movable member driving signal are transmitted via wiring (driving signal transmission paths) branching off between an output port 572 and driver circuits 91a, 92a, 95a, and 96a constituting a solenoid circuit 59 and reaching a driving signal output terminal 601.例文帳に追加

センター右役物駆動信号、センター上役物駆動信号、第３の可動部材駆動信号および第４の可動部材駆動信号は、出力ポート５７２と、ソレノイド回路５９を構成するドライバ回路９１ａ，９２ａ，９５ａ，９６ａとの間で分岐して駆動信号出力端子６０１に至る配線（駆動信号伝送経路）によって伝達される。 - 特許庁

A temporary wiring device for inspection is mounted on the wiring board 10 of an inspecting object instead of a semiconductor integrated circuit for display control, each inspection probe is brought into contact with each signal line of the wiring board 10, and it is arranged in a test furnace 45.例文帳に追加

表示制御用の半導体集積回路に替え、検査用仮配線装置を検査対象の配線基板１０に搭載し、配線基板１０の信号線に検査プローブを当接し、試験炉４５内に配置する。 - 特許庁

In the wiring board 9, ground wiring 3 and the signal line 2 thinner than ground wiring 3 are arranged in a parallel between insulating layers 1a inside an insulating substrate 1 where a plurality of insulting layers 1a are laminated.例文帳に追加

配線基板９は、複数の絶縁層１ａを積層して成る絶縁基板１の内部で、絶縁層１ａの層間に、接地配線３と接地配線３よりも厚みの薄い信号線路２とを並設した状態で介在させる。 - 特許庁

An I/O cell 10 arranged around a chip includes an external connection terminal 12, a protection element 14, and signal wiring elements 18a-18g, 20a and 20b and power supply wiring elements 16a and 16b having a multilayer wiring structure.例文帳に追加

チップの周囲に配置される入出力セル１０は、外部接続端子１２と、保護素子１４と、多層配線構造の、信号配線要素１８ａ〜１８ｇ，２０ａ，２０ｂならびに電源配線要素１６ａ，１６ｂとを含む。 - 特許庁

A program wiring block PB is disposed not to overlap with the wiring on a plane of the semiconductor substrate, and it includes the program wiring part P for forming a program to form a signal pathway so that the memory cell is replaced with the redundant memory cell.例文帳に追加

プログラム配線ブロックＰＢは、半導体基板の平面上で配線と重ならないように配設され、メモリセルが冗長メモリセルと置換されるように信号の経路を形成するプログラムを形成するプログラム配線部Ｐを含む。 - 特許庁

A wiring substrate material B is manufactured which has: an opening 11 to mount the liquid delivering substrate not illustrated, a contact part 12 for inputting an electrical signal; a wiring lead 14 arranged in the opening 11; and a wiring sharing part 15.例文帳に追加

図示しない液体吐出基板を実装する開口１１および電気信号入力用のコンタクト部１２と、開口１１内に配設された配線リード１４および配線共有部１５を有する配線基板材Ｂを製造する。 - 特許庁

One end 19a of this second signal wiring 19 is electrically connected to an inner lead 5b via contact hole wiring 22, and the other end 19b thereof is electrically connected to the solder ball 1 via the contact hole wiring 22.例文帳に追加

この第２の信号配線１９の一端部１９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部１９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。 - 特許庁