「Signal wiring」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A connection 207 concretely generates connecting-signal conductor data 901 and 902 using the difference of the height information of the fifth wiring-layer data 305 and the third wiring-layer data 303 as a length.例文帳に追加

具体的には、接続部２０７は、第５配線層データ３０５と第３配線層データ３０３の高さ情報の差分を長さとする接続信号線分データ９０１、９０２を生成する。 - 特許庁

In a cable wiring structure for propagating an electric signal between the two printed wiring boards, at least two conductive members are disposed so as to pinch a cable over the overall area.例文帳に追加

２つのプリント回路板の間で電気信号を送受信するケーブルの配線構造で、少なくとも２つの導電性部材を、ケーブルをその全域に亙って挟むように配置する。 - 特許庁

A readout section of the display device is connected to any of source wiring, gate wiring, and a common electrode and outputs an electrical change generated therein as a detection signal.例文帳に追加

本発明による表示装置では、読み出し部が、ソース配線、ゲート配線、及び共通電極のいずれかに接続され、それらに生じた電気的変化を感知信号として出力する。 - 特許庁

This noise shield wiring (22) is fixed at the same electric potential as the GND potential or the power supply voltage, so that it functions as the noise shield wiring for reducing the noise between signal wires.例文帳に追加

このノイズシールド配線（２２）をＧＮＤ電位、もしくは電源電圧と同電位に固定することで、信号配線間のノイズを低減するノイズシールド配線として機能させる。 - 特許庁

As a result, a test signal for checking the short circuit is applied to the conducting layer 10 from the wiring layer 15 via a leading-out wiring layer 12, the impurity region 2a, etc.例文帳に追加

これにより、アルミニウム配線層１５から、引出配線層１２、不純物領域２ａなどを介してストレージノード用導電層１０にショートチェックのためのテスト信号が与えられる。 - 特許庁

To provide a transverse field system liquid crystal display panel preventing light leakage from occurring in the area between a signal wiring electrode and a common wiring electrode while effectively using the light in the electrode part.例文帳に追加

電極部分の光を有効利用しながら、信号配線電極−共通配線電極間の領域の光漏れを防止した横電界方式液晶表示パネルを提供する。 - 特許庁

On the external surface of the lower substrate 2, the laying wiring 11 for the signal electrode and a driving IC 10 electrically connected to the laying wiring for the scanning electrode are mounted.例文帳に追加

下側基板２の外面には、信号電極用引き廻し配線１１、走査電極用引き廻し配線と電気的に接続された駆動用ＩＣ１０が実装されている。 - 特許庁

To provide a semiconductor device wherein test signals are inputted into an I/O buffer located in an internal circuit region by means of a wiring which usually does not interfere with a signal wiring.例文帳に追加

半導体装置の内部回路領域に設けたＩ／Ｏバッファに、通常信号配線に干渉しない配線によってテスト信号を入力する半導体装置を提供する。 - 特許庁

To provide a multilayer printed wiring board in which the characteristic impedance of each of signal transmission wiring and a pad part connected thereto is matched and the generation of noise is suppressed.例文帳に追加

信号伝送配線及びこれに接続されたパッド部のそれぞれの特性インピーダンスが整合されているとともに、ノイズの発生が抑制された多層プリント配線板を提供する。 - 特許庁

To provide an array substrate having a little signal delay and a display device excellent in a display quality level by using low resistance wiring, furthermore restraining the increase in wiring resistance by contact resistance.例文帳に追加

低抵抗配線を使用し、さらにコンタクト抵抗による配線抵抗増加を抑制し、信号遅延の少ないアレイ基板および表示品位の優れた表示装置を提供する。 - 特許庁

The signal wiring 12 has a transmission line portion 12a arranged along the ground conductor pattern 13 and a wiring portion 12b interconnecting the transmission line portion 12a and terminal 14.例文帳に追加

信号配線１２は、接地導体パターン１３に沿って配設された伝送線路部１２ａと、伝送線路部１２ａと端子１４とを相互に接続する配線部１２ｂとを有する。 - 特許庁

The wiring board 30 mounted with the electronic component 40 has a switch element portion 21 interposed in a signal transmission line including a wiring layer 13 connecting with an electrode terminal 41 of the electronic component 40.例文帳に追加

電子部品４０を実装する配線基板３０は、電子部品４０の電極端子４１に繋がる配線層１３を含む信号伝送路に介在されたスイッチ素子部２１を備える。 - 特許庁

To obtain a wiring layout which avoids increase in parasitic capacitance and wiring resistance which becomes the cause for disturbed images, such as occurrence of ghosts, longitudinal band streaks and longitudinal streaks, in video signal input lines of a display device.例文帳に追加

ゴーストの発生、縦帯スジ、縦スジといった乱れた画像の原因となる寄生容量、配線抵抗の増大を回避するような映像信号入力ラインの配線レイアウトとする。 - 特許庁

To decide the mounting specification such as the number of signal layers, the number of channels, by making it possible to evaluate wiring storage property and part mounting property at an initial stage when a printed wiring board is designed.例文帳に追加

プリント基板が設計されるに際し、初期段階で配線収容性や部品搭載性が評価可として、信号層数やチャネル数等の実装仕様を決定すること。 - 特許庁

To solve the problem that a reflection is induced by the ruggedness formed on the outside surface of a wiring conductor, so that transmission characteristics are drastically deteriorated when a high-frequency electric signal is transmitted to the wiring conductor.例文帳に追加

配線導体に高周波の電気信号を伝送させた場合、配線導体の外表面に形成されている凹凸で反射を起こして伝送特性が大きく劣化する。 - 特許庁

To provide a wiring board design support system allowing verification of logical connection of a signal line between adjacent areas while concealing a layout, in a scene for divisionally designing a wiring board.例文帳に追加

配線基板を分担設計する場面において、レイアウトを秘匿しつつ、隣接する領域間で信号線の論理的結合を検証可能な配線基板設計支援システムを提供する。 - 特許庁

To make accurately measurable the signal waveform of an arbitrary wiring electrode even in a high-density wiring electrode region in an LSI by improving the spatial resolution of electrooptical sampling.例文帳に追加

電気光学サンプリングの空間分解能を上げ、ＬＳＩにおける高密度配線電極領域においても、任意の配線電極の信号波形を高精度に測定できるようにする。 - 特許庁

It is preferable that the source signal lines or the power supply lines are formed by forming the wiring prior to the plating process from the same material as gate electrodes, and processing the surfaces of the wiring by plating.例文帳に追加

メッキ処理する前の配線をゲート電極と同じ材料で形成し、その配線の表面をメッキ処理してソース信号線または電源供給線を形成することが望ましい。 - 特許庁

Then, the wiring pattern of the flexible substrate 5 is extended to the flexible cable 5c and printed and soldering connection is made to a wiring pattern 4a of the glass epoxy substrate 4 through a signal transmitting part 5c.例文帳に追加

そして、フレキシブル基板５の配線パターンをフレキシブルケーブル５ｃにまで延伸させてプリントし、信号伝達部５ｃを介してガラスエポキシ基板４の配線パターン４ａに半田接続する。 - 特許庁

To reduce a cost while realizing a high signal transmission velocity regarding a semiconductor device having a wiring on a semiconductor substrate and formation of a wiring.例文帳に追加

本発明は半導体基板上に配線を有した半導体装置及び配線の形成方法に関し、高い信号伝達速度を実現しつつ、かつ低コスト化を図ることを課題とする。 - 特許庁

An ordinary transistor CTFT connected to data signal wiring DL and pixel electrode PX and a spare transistor FIFT in a floating state are formed on gate wiring GL.例文帳に追加

ゲート配線ＧＬ上に、データ信号配線ＤＬと画素電極ＰＸに接続されている通常のトランジスタＣＴＦＴと、フローティング状態の予備のトランジスタＦＴＦＴを形成する。 - 特許庁

A signal for evaluation is supplied between the first second-layer wiring 21 and wiring 51 for evaluation to easily evaluate the resistance of a via-hole and specify the via-hole on which abnormality occurs.例文帳に追加

第１の２層目配線２１と評価用配線５１との間に評価用の信号を流すことで、ビアの抵抗評価や異常が発生したビアの特定を容易に行うことができる。 - 特許庁

To solve the problem that reflection is generated by unevenness formed on an outer surface of a wiring conductor and transmission characteristic is deteriorated largely in the case of transmitting a high frequency electric signal to the wiring conductor.例文帳に追加

配線導体に高周波の電気信号を伝送させた場合、配線導体の外表面に形成されている凹凸で反射を起こして伝送特性が大きく劣化する。 - 特許庁

Terminals 21a, 21b of a signal wiring pattern 12 are provided on the outside of an external periphery 32 of a grounding wiring pattern 13, and the state of the rear surface position of the terminal 21a is made to be the same as that of the terminal 21b.例文帳に追加

信号配線パターン１２の端子部２１ａ、２１ｂを、接地配線パターン１３の外周部３２の外側に置き、端子部２１ａ、２１ｂ裏面位置の状態を同じにする。 - 特許庁

A structure of arranged wiring, electric characteristics of an electronic part connected with the structure (step S2), and normal operation conditions of a signal in a receiver for wiring are inputted (step S3).例文帳に追加

配置された配線の構造とそれに接続された電子部品の電気的特性（ステップＳ２）と、配線のレシーバにおける信号の正常動作条件とを入力する（ステップＳ３）。 - 特許庁

Namely, the signal line upper layer wiring 51 as the auxiliary wiring is arranged so as to form a strip-like part 52a continuous in each area held between adjacent scanning lines 11.例文帳に追加

すなわち、補助配線としての信号線上層配線５１は、隣合う走査線１１に挟まれた領域ごとに連続する、短冊状部分５２ａをなすように配置する。 - 特許庁

The film thickness of the intrinsic semiconductor layer 103, formed on an intersecting part between the signal wiring part and the gate wiring part, is formed equal to the film thickness of the intrinsic semiconductor layer 103, formed on the photoelectric conversion element part.例文帳に追加

更に、信号配線部とゲート配線部との交差部の真性半導体層１０３の膜厚は光電変換素子部の真性半導体層１０３の膜厚と等しくする。 - 特許庁

The optical transmission module 1 is equipped wit: a light reception processing section 3 for converting an optical signal transmitted by optical wiring 4 to an electric signal; a reception side substrate part 35 including an electric wiring 5 for transmitting the electric signal; and a reception side connector section 36 for providing the electric signal to the light reception processing section 3 and the reception side substrate part 35.例文帳に追加

本発明の光伝送モジュール１は、光配線４によって伝送される光信号を電気信号に変換する光受信処理部３と、電気信号を伝送する電気配線５を備えた受信側基板部３５と、光受信処理部３および受信側基板部３５に電気信号を供給する受信側コネクタ部３６とを備えている。 - 特許庁

This device includes a layout wiring processing part 112 which carries out the layout wiring of a logical block, a delay calculation part 113 which calculates the delay time of the signal connected to the logical block and a clock signal and delay improvement part 114 which changes the design information so that the signal delay satisfies its constraint and the clock signal is properly delayed.例文帳に追加

回路設計情報を用いて論理ブロックの配置配線を実行する配置配線処理１１２と、論理ブロックに接続されている信号およびクロック信号の遅延時間を計算する遅延計算部１１３と、信号の遅延が制約を満たし、クロック信号が適切に遅延するように設計情報を変更する遅延改良部１１４を備える。 - 特許庁

In this case, the wiring 3 is cut by using a cutting control signal for cutting the wiring 3 also as the reset signal of a reset signal inputting section 5 and driving an open drain circuit 6, and the operation of the test circuit or the function switching circuit from the outside is made impossible by making the control of the internal circuit 2 through the cutting control signal impossible.例文帳に追加

その場合、配線３を切断するための切断制御信号をリセット信号入力部５のリセット信号と兼用させ、オープンドレイン回路６を駆動することにより配線３を切断し、切断を制御するための信号を経由しての内部回路２の制御を不可能にすることにより、外部からの操作を不能にする。 - 特許庁

A belt tension determining means 7 is mounted in a void inside the body 1 to receive a signal from the pressure sensor 5 through a sensor signal wiring 8 inserted into a hole formed on a surface of the body 1, and outputs a control signal to the tension adjuster 4 through a control signal wiring 8 inserted into a hole formed on the rear face of the body 1.例文帳に追加

ベルトテンション決定手段７は本体１の内部の空隙に設けられ、本体１の表面にあけられた穴を通したセンサ信号配線８により圧力センサ５からの信号を受け取り、本体１の裏面にあけられた穴を通した制御信号配線８によりテンション調節装置４に制御信号を出力する。 - 特許庁

The control board 30 includes: signal wiring 33; and ground wiring 34 which is provided so as to be exposed on a surface of the control board 30 in the vicinity of the card insertion port 10e of the television body 10 and at a position on a side of the card insertion port 10e (side of an arrow X1 direction) rather than the signal wiring 33.例文帳に追加

制御基板３０は、信号配線３３と、テレビジョン本体１０のカード挿入口１０ｅ近傍で、かつ、信号配線３３よりもカード挿入口１０ｅ側（矢印Ｘ１方向側）の位置で制御基板３０の表面に露出するように設けられた接地配線３４とを含む。 - 特許庁

The area of the semiconductor thin film 2 under the signal wiring 7 and under the gate wiring 4 is made a channel area 2a of a TFT(thin film transistor) 10, and the area of the semiconductor thin film 2 under the signal wiring 7 and on both sides of the channel areas 2a are made the source area 2b, the drain area 2c of the TFT 10.例文帳に追加

上記信号配線７の下側かつゲート配線４の下側の半導体薄膜２の領域をＴＦＴ１０のチャネル領域２aとし、信号配線７の下側かつチャネル領域２aの両側の半導体薄膜２の領域をＴＦＴ１０のソース領域２b,ドレイン領域２cとする。 - 特許庁

To reduce area loss due to generation of a dead space, wiring change or the like by providing a layout structure which enables a signal wiring of an upper layer to be disposed while reducing crosstalk to a bit line and a word line, and which is suitable for a signal wiring direction on a chip without being limited by block arrangement rotation.例文帳に追加

ビット線及びワード線に対するクロストークを低減しながら上層の信号配線を配置可能とし、かつブロック配置ローテーションの制約がなくチップ上の信号配線方向に適合したレイアウト構造を有することで、デッドスペースの発生や配線乗り換えによる面積ロスを低減する。 - 特許庁

To provide a wiring board in which thickness of a signal line that is formed in the same layer as ground wiring and transmits a high frequency signal is made thin even if ground wiring is made thick since inductance is low and grounding property of low resistance is given, and which is more superior in a high frequency characteristic and has a firm grounding property.例文帳に追加

インダクタンスが低く、抵抗の低い接地性をもたすため、接地配線の厚みを厚くしても、接地配線と同一層に形成された、高周波信号を伝送する信号線路は、厚みが薄くでき、より高周波特性にすぐれ、且つ強固な接地性を有する配線基板を提供する。 - 特許庁

Parasitic capacitance formed between the reference level wiring 103 and a corresponding signal wiring 100 is added to variable capacitive elements of circuit elements 101 in parallel and a partial hollow layer 104 at least vertically below the corresponding signal wiring 100 is placed in a multi- layered board 102 in which the voltage controlled piezoelectric oscillator is configured.例文帳に追加

基準電位配線１０３との間に生じる寄生容量が、回路素子１０１中の可変容量素子に対して並列に付加される該当信号配線１００の垂直下が、少なくとも中空となった部分中空層１０４を電圧制御圧電発振器が構成されている多層基板１０２中に設ける。 - 特許庁

A wire connected to the gate of a MOS transistor for composing a signal read-out circuit is set to be the wiring 41 on the lower layer in the wires connected to the signal read-out circuit attached to and formed at each photoelectric conversion circuit, and the wiring connected to the source or drain of the MOS transistor is set to be the wiring 42 on the upper layer.例文帳に追加

各光電変換素子に付設形成された信号読出回路に接続される前記配線のうち信号読出回路を構成するＭＯＳトランジスタのゲートに接続される配線を下層の配線４１とし、ＭＯＳトランジスタのソースまたはドレインに接続される配線を上層の配線４２とする。 - 特許庁

To provide an SIMD (Single Instruction-stream, Multiple Data-stream) type microprocessor having small wiring delay of a control signal line to a final end of a processor element group from a processor element control signal generator supplying a control signal to processor elements.例文帳に追加

プロセッサエレメントに対して制御信号を供給するプロセッサエレメント制御信号発生器からプロセッサエレメント群の最終端までの制御信号線の配線遅延が小さいＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

The simulation wiring device 4 is a device to simulate a cable-like signal line which constitutes the source of noise generated in a mobile phone 3, which includes a cable 40 and a signal generator 41 for sending a signal out to the cable 40.例文帳に追加

模擬配線装置４は、携帯電話機３内部のノイズ発生源となるケーブル状の信号ラインを模擬した装置であり、ケーブル４０と、信号をケーブル４０に送出する信号発生器４１とを有している。 - 特許庁

This intermediate wiring board is used to connect a first signal line to a second signal line and relay signals, and includes a terminal board equipped with an attenuator for signal level adjustment.例文帳に追加

本発明の中間配線盤は、第１の信号線と第２の信号線とを接続して信号を中継するための中間配線盤であって、信号のレベル調整用の減衰器を備えた端子盤を具備する。 - 特許庁

The semiconductor package substrate 1 and the wiring pattern of the printed circuit board 11 are electrically connected via two types of signal transmission path groups of the first signal transmission path group and the second signal transmission path group.例文帳に追加

半導体パッケージ基板１とプリント配線板１１の配線パターンとは、第１信号伝送経路群と第２信号伝送経路群との２種類の信号伝送経路群を介して、電気的に接続されている。 - 特許庁

To obtain a high quality reproduced signal even under a high bit rate by compensating difference of transmission characteristics caused by difference of respective wiring length from each light receiving element to a signal processing circuit of a tracking error signal generating circuit or the like.例文帳に追加

各受光素子からトラッキング誤差信号生成回路等の信号処理回路までのそれぞれの配線長の差異により生じる伝達特性を補償して、高ビットレート下でも高品質な再生信号を得る。 - 特許庁

Since the wiring capacity value of the signal line 33 is larger than the auxiliary capacity value in the pixel, the write-in large gain in writing in the signal voltage Vsig of an image signal can be large.例文帳に追加

信号線３３の配線容量が画素内に設ける補助容量よりも大きな容量値であることから、映像信号の信号電圧Ｖｓｉｇを書き込むときの書込みゲインを大きくとることができる。 - 特許庁

To provide a "pulse signal output circuit" which can prevent the generation of a harmonic component which leads EMC (Electro Magnetic Compatibility) interference from a wiring pattern or a signal line of the pulse signal output circuit or succeeding circuits using a simple circuit composition.例文帳に追加

簡単な回路構成によりパルス信号出力回路以降の配線パターンや信号線から、ＥＭＣ妨害の原因となる高調波成分の発生を防止できる「パルス信号出力回路」とする。 - 特許庁

By feeding a single phase clock signal to a line scanning circuit 17 through one clock signal feeding line 30, it is possible to decrease the delay of the clock signal caused by increasing the wiring volume.例文帳に追加

単相のクロック信号を一本のクロック信号供給線３０を介してライン走査回路１７に供給することによって配線容量が増大することによるクロック信号の遅延を低減することができる。 - 特許庁