「TRs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Our colleagues in ASEAN countries endorsed the idea of conducting TRSs in 2012 and 2015 referring to the revised WCO TRS Guide in cooperation with the ADB and the WCO.例文帳に追加

ASEAN各国の税関当局は、WCOの改正 TRSガイドラインを参照しつつ、ADBと WCOの協力の下、2012年と 2015年に TRSを実施するとの考えに同意。 - 財務省

When the RTP transmission interval TRS of the next period is started, processing in a step S5 transmits each real time packet RTP buffered in the RTP transmission interval TRS of a previous period is transmitted to an asynchronous network.例文帳に追加

次の周期のRTP送出区間TRSが開始されると、ステップＳ５の処理で、その直前の周期のRTP送出区間TRSにおいてバッファリングされている各リアルタイムパケットRTPが、非同期ネットワークに送信される。 - 特許庁

The gate insulation film of the P- channel MOS TRs P1, P2 and of the N-channel MOS TRs N3, N4 is thicker than that of the N-channel MOS TRs N1S-N4S.例文帳に追加

ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ３及びＮ４のゲート絶縁膜はＮＭＯＳトランジスタＮ１Ｓ〜Ｎ４Ｓのそれらよりも厚い。 - 特許庁

Modulation by the delay element is attained by modulating a bias current of the load TRs (M2, M5), the feedback TRs (M3, M4) and the gate bias TRs (M21, M22).例文帳に追加

遅延の変調は、負荷トランジスター（Ｍ２，Ｍ５）、フィードバック・トランジスター（Ｍ３，Ｍ４）及びゲート・バイアス・トランジスター（Ｍ２１，Ｍ２２）のバイアス電流を変調することにより達成される。 - 特許庁

Then a threshold voltage VthB of the NMOS TRs (2-1, 2-1) is selected higher than a threshold voltage Vth of the protection NMOS TRs (7-1, 7-2).例文帳に追加

そして、ＮＭＯＳ(2-1、2-2)のしきい値電圧ＶthBを、保護ＮＭＯＳ(7-1、7-2)のしきい値電圧ＶthAよりも高くする。 - 特許庁

TRs Q7, Q8 are respectively placed in parallel with the TRs Q1, Q2, and signals with mutually different levels are applied to the bases of the TRs Q7, Q8.例文帳に追加

トランジスタＱ１及びＱ２と並列に、トランジスタＱ７及びトランジスタＱ８をそれぞれ設け、トランジスタＱ７のベース及トランジスタＱ８のベースに、互いに異なるレベルの信号を入力可能とする。 - 特許庁

The memory cell MC includes P channel MOS (Metal-Oxide Semiconductor) transistors (TRs) 1 to 3.例文帳に追加

メモリセルＭＣは、ＰチャネルＭＯＳトランジスタ１〜３を含む。 - 特許庁

A push-pull circuit further includes a pair of current steering TRs.例文帳に追加

また、プッシュ・プル回路は１対の電流ステアリング・トランジスタも含む。 - 特許庁

Then, the TRs 113 and 114 and the TRs 117 to 124 are turned on successively and bit lines 103 to 105 attain the negative voltage.例文帳に追加

そうすると、トランジスタ１１３，１１４およびトランジスタ１１７〜１２４が次々にオンし、ビット線１０３〜１０５が負電圧になる。 - 特許庁

Consequently, the gates of the NMOS TRs N1 and N2 become bootstrap nodes by the NMOS TRs N23 and N26 and resistances R5 and R6 and a sufficient output amplitude can be obtained.例文帳に追加

これら分離用トランジスタＮ２３，Ｎ２６のゲートと電源端子との間にそれぞれ抵抗Ｒ５，Ｒ６が接続される。 - 特許庁

In the level shift circuit comprising pMOS transistors (TRs) 111, 112, nMOS TRs 113, 114, and an inverter 117, nMOS TRs 115, 116 are added between a node N2 and a ground line.例文帳に追加

ｐＭＯＳトランジスタ１１１，１１２と、ｎＭＯＳトランジスタ１１３，１１４と、インバータ１１７とからなるレベルシフト回路において、ノードＮ２とグランドラインとの間に、ｎＭＯＳトランジスタ１１５，１１６を追加する。 - 特許庁

. Time Release Studies. Time Release Study (TRS) improves our ability to identify bottle-necks in the supply chain, quantitatively measure the results of trade facilitation projects, and secure predictability in trade-related procedures.例文帳に追加

・通関所要時間調査（TRS）：TRSは、サプライチェーンにおけるボトルネックの特定、貿易円滑化プロジェクトの成果の定量的測定、貿易関連手続の予見可能性の確保に係る我々の能力を改善する。 - 財務省

The gate of the N-channel MOS TRs N3, N4 is connected to the power supply level VDD2, the gate of the N-channel MOS TRs N3S, N4S is connected to the VDD1 and the TRs above are all normally conductive.例文帳に追加

ＮＭＯＳトランジスタＮ３及びＮ４のゲートはＶＤＤ２に接続され、ＮＭＯＳトランジスタＮ３Ｓ及びＮ４ＳのゲートはＶＤＤ１に接続され、これらのトランジスタは常時オンである。 - 特許庁

MOS transistors(TRs) M1 and M2 configure a push-pull output stage.例文帳に追加

ＭＯＳトランジスタＭ１とＭ２で、プッシュプル出力段を構成する。 - 特許庁

A DC voltage V1 is inputted to the collectors of npn transistor(TRs) Tr1 and Tr3 which are the emitter-follower TRs of the amplifier circuits 1 and 2.例文帳に追加

アンプ回路１，２のエミッタフォロアトランジスタとなるｎｐｎトランジスタＴｒ１，Ｔｒ３のコレクタに、直流電圧Ｖ１を印加する。 - 特許庁

Furthermore, the depletion NMOS TRs act like source follower devices to drive the bulk terminals of the differential pair of the PMOS TRs.例文帳に追加

デプレッション型ＮＭＯＳトランジスタは、さらに、ＰＭＯＳトランジスタの差動対のバルク端子を駆動するために、ソースフォロアデバイスとして機能する。 - 特許庁

Each of the real time packets RTP is buffered until an RTP transmission interval TRS of the next period is started.例文帳に追加

ステップＳ４の処理で、複数のリアルタイムパケットRTPのそれぞれは、次の周期のRTP送出区間TRSが開始されるまでの間バッファリングされる。 - 特許庁

An output voltage VOUT is extracted from between the collectors of the TRs 13, 14.例文帳に追加

トランジスタ１３と１４のコレクタ間から出力電圧Ｖ_OUTを取り出す。 - 特許庁

The push-pull buffer includes a pair of differential TRs constituting a phase splitter.例文帳に追加

プッシュ・プル・バッファは、位相スプリッタを構成する差動トランジスタ対を含む。 - 特許庁

Processing in steps S1, S2 establishes a periodic RTP transmission interval TRS on the basis of a reproduction timing signal rt corresponding to time synchronization information.例文帳に追加

ステップＳ１とＳ２の処理で、時刻同期情報に対応する再生タイミング信号rtに基づいて、周期的なRTP送出区間TRSが設定される。 - 特許庁

Nch-MOS TRs 2e, 2d with high BVDS and BVGS are connected to an inter-source connecting point 2S between the Nch-MOS TRs 2a, 2b.例文帳に追加

さらにＮｃｈ−ＭＯＳトランジスタ２ａと２ｂのソース間接続点２ＳにＢＶＤＳ，ＢＶＧＳが高いＮｃｈ−ＭＯＳトランジスタ２ｅ，２ｄが接続される。 - 特許庁

Two clamp transistors(TRs) MP3, MN4 are connected in series between operating TRs MP1 (PMOS) and MN2 (NMOS) being components of a CMOS inverter circuit.例文帳に追加

ＣＭＯＳインバーター回路を構成する動作トランジスタＭＰ１（ＰＭＯＳ）とＭＮ２（ＮＭＯＳ）の間に、２つのクランプトランジスタＭＰ３とＭＮ４を直列に接続する。 - 特許庁

The 1st, 5-th, and 6-th TRs M1, M5, and M6 are still kept on.例文帳に追加

第１と第５と第６のトランジスタＭ１，Ｍ５，Ｍ６は、オンのままである。 - 特許庁

To solve a problem in a conventional level shift circuit that a size of MOS transistors(TRs) employed for the level shift circuit is inevitably increased because the performance of the MOS TRs needs to be enhanced.例文帳に追加

従来のレベルシフト回路では、MOSトランジスタの能力差を作るために、レベルシフト回路に用いられるMOSトランジスタのサイズがどうしても大きくなる。 - 特許庁

The emitters of respective TRs QI, Q1, Q2 are connected to VGA line 113.例文帳に追加

トランジスタＱ_I ，Ｑ１，Ｑ２の各エミッタはＶ_GAライン１１３に接続される。 - 特許庁

Bases of the TRs Q2, Q6 are connected in parallel an input terminal 1, and collectors of the TRs Q3, Q7 are connected in parallel with an output terminal 2.例文帳に追加

トランジスタＱ２、Ｑ６のベースは入力端子１に並列に接続し、トランジスタＱ３、Ｑ７のコレクタは出力端子２に並列に接続する。 - 特許庁

Moreover, only two transistors(TRs) are piled up between a power supply and ground.例文帳に追加

更に、２つのトランジスターだけが電源と接地との間に積み重ねられる。 - 特許庁

Then, when the TEG element Trs are respectively turned on, the wired elements Q1 and Q2 are checked for continuity by the TEG element Trs.例文帳に追加

そして、各ＴＥＧ素子Ｔｒをオンさせた時における、当該ＴＥＧ素子Ｔｒによる配線済素子Ｑ１，Ｑ２の導通状態をチェックする。 - 特許庁

The 2nd differential circuit has emitter- coupled TRs 13, 15, 17, 19 and the 3rd differential circuit has emitter-coupled TRs 14, 16, 18, 20.例文帳に追加

第２差動回路はエミッタ結合されたトランジスタ１３、１５、１７、１９を持ち、第３差動回路はエミッタ結合されたトランジスタ１４、１６、１８、２０を持つ。 - 特許庁

A differential output from a differential amplifier consisting of transistors(TRs) Q1, Q2 is given to variable phase shift circuits PS1, PS2 via an emitter follower circuit including TRs Q3, Q4.例文帳に追加

トランジスタＱ1、Ｑ2による差動増幅器の差動出力を、トランジスタＱ3、Ｑ4を含むエミッタフォロワ回路を介して可変移相回路ＰＳ1、ＰＳ2に入力する。 - 特許庁

The oscillator is configured to comprise a 1st differential pair circuit 1 comprising N-MOS transistors(TRs) N1, N2, a 2nd differential pair circuit 2 comprising N-MOS TRs N3, N4, and a resonance circuit 3, where mutual conductance gm1 of the TRs N1, N2 is selected smaller than the mutual conductance gm2 of the TRs N3, N4.例文帳に追加

第１差動対回路１と第２差動対回路２、及び共振回路３からなり、第１差動対回路１を形成するＮ−ＭＯＳトランジスタＮ1，Ｎ2のコンダクタンスｇｍ１より、第２差動対回路２のコンダクタンスｇｍ２を大きくなるようにすることで、ＮチャンネルＭＯＳトランジスタＮ1〜Ｎ4によって発振器を構成するようにした。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

A cascade circuit to which TRs 6 and 7, a constant current source 5, resistors 10 and 11, and TRs 8 and 9 are added is provided, the base of a PNP TR 14 is connected to the emitters of the differential TRs 6 and 7, and the emitter is connected to the bases of TRs 8 and 9 constituting the cascode circuit and a bias current source 12 via a resistor 13.例文帳に追加

トランジスタ（６、７）、定電流源（５）およびび抵抗（１０、１１）トランジスタ（８、９）を付加したカスコード回路を備え、差動トランジスタ（６、７）のエミッタにＰＮＰトランジスタ（１４）のベースが接続され、そのエミッタは抵抗（１３）を介してカスコード回路を構成するトランジスタ（８，９）のベースとバイアスの電流源（１２）に接続される。 - 特許庁

OTC derivative contracts should be reported to trade repositories (TRs). 例文帳に追加

店頭デリバティブ契約は，取引情報蓄積機関(TR)に報告されるべきである。 - 財務省

The inputs of the TRs 2, 3 are connected together via an inductor L1.例文帳に追加

各トランジスタ２、３の入力は、インダクタL1を介して互いに接続されている。 - 特許庁

The input buffer circuit 1 is provided with a differential amplifier circuit section 2, a propagation section 4, and NMOS transistors(TRs) Tn4, Tn5 and PMOS TRs Tp3-Tp5 acting as a control means.例文帳に追加

入力バッファ回路１は、差動アンプ回路部２と、伝搬部４と、制御手段としてのＮＭＯＳトランジスタＴn4，Ｔn5及びＰＭＯＳトランジスタＴp3〜Ｔp5とを備える。 - 特許庁

The TRs Q3 to Q6 have the same shape and characteristics.例文帳に追加

トランジスタＱ３乃至Ｑ６は、相互に同等の形状及び特性を具備している。 - 特許庁

A 2nd differential circuit 4 consists of TRs Q3, Q4 whose emitters are respectively connected to current sources S3, S4, and a compensation circuit 5 is connected between emitters of the TRs Q3, Q4.例文帳に追加

エミッタが電流源Ｓ３、Ｓ４に接続されたトランジスタＱ３、Ｑ４で第２の差動回路４を構成し、トランジスタＱ３、Ｑ４のエミッタ間に補償回路５を接続する。 - 特許庁

Each of the capacitors C1-Cn is provided with a charging means that charges each of the switching TRs M1-Mn to a prescribed DC potential before the switching TRs are turned on.例文帳に追加

各キャパシタＣ１—Ｃｎは、各スイッチングトランジスタＭ１−Ｍｎがオンとなる前に予め所定直流電位に充電される充電手段が設けられている。 - 特許庁

The input stage includes a plurality of transistors(TRs) and the TRs in the input stage form a set of input stage nodes coupled with the input node electrostatically.例文帳に追加

入力ステージは複数のトランジスタを含み、入力ステージ内のトランジスタは入力ノードと静電容量的に結合した１組の入力ステージノードを形成する。 - 特許庁

Two-sets of the CMOS drivers constituting of an output stage respectively consist of TRs 16, 18; TRs 28, 30 and are connected respectively in parallel between power supply nodes 20 and ground nodes 24 which are different from those for the pre-drivers.例文帳に追加

出力段を構成する２組のＣＭＯＳドライバーはＴｒ１６，１８；Ｔｒ２８，３０であり、プリドライバーとは別の電源ノード２０および接地ノード２４の間に平行接続される。 - 特許庁

In addition, the terminal N1 is grounded via n-Trs 24, 30 and 32.例文帳に追加

端子Ｎ１を更にｎ-Ｔｒ２４、およびｎ-Ｔｒ３０および３２を介して接地する。 - 特許庁

The sources of the Trs are grounded, with a gate connected to a control part 19.例文帳に追加

そしてそれぞれのＴｒのソースは接地され、ゲートは制御部１９に接続される。 - 特許庁

To conduct effective current injection countermeasures and to reduce the number of transistors(TRs).例文帳に追加

有効な電流注入対策を行うと共にトランジスタ数を減少可能とする。 - 特許庁

Thereby the MOS TRs are turned on/off absolutely without current flowing in the wires 3, 21.例文帳に追加

電線３，２１等に一切の電流を流さずにＭＯＳトランジスタ１３，２７をオンオフできる。 - 特許庁