「ESD protection」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Therefore, the impedance of the ESD protection element 13 connected between the connection node A and the actual ground terminal GND becomes almost zero.例文帳に追加

このため、接続ノードＡと実際の接地端子ＧＮＤの間に接続されたＥＳＤ保護素子１３のインピーダンスはほぼ零となる。 - 特許庁

The ESD protection circuit 220' includes a first power line 221, a second power line 222, a first diode 223 and a second diode 224.例文帳に追加

ＥＳＤ保護回路２２０’は、第１の電源線２２１、第２の電源線２２２、第１のダイオード２２３及び第２のダイオード２２４を備える。 - 特許庁

To reduce a terminal leak current of a signal terminal by decreasing an off-leak current of a MOS transistor used in an ESD protection circuit.例文帳に追加

ＥＳＤ保護回路に使用するＭＯＳトランジスタのオフリーク電流を低減して、信号端子の端子リーク電流を低減する。 - 特許庁

The branch points A204 and B212 are arranged at positions nearer to the ESD protection circuit 206 than those of the electrode pads 202 and 213.例文帳に追加

分岐点Ａ２０４，分岐点Ｂ２１２は、電極パッド２０２，２１３よりもＥＳＤ保護回路２０６に近い位置に、配置されている。 - 特許庁

To provide an ESD protection circuit for sufficiently protecting elements in a semiconductor integrated circuit and stabilizing operation.例文帳に追加

半導体集積回路内の素子を十分に保護することができるとともに動作の安定化が図られたＥＳＤ保護回路を提供する。 - 特許庁

In this ESD protection circuit, all current path between the power line L1 and the power line L2 are shut off in any cases.例文帳に追加

このＥＳＤ保護回路ではいずれの場合にも電源線Ｌ１と電源線Ｌ２との間の電流経路がすべて遮断される。 - 特許庁

To provide an ESD protection circuit using multi-finger type NMOS for a semiconductor integrated circuits (IC) having a protected circuit.例文帳に追加

保護されている回路を有する半導体集積回路（ＩＣ）のためのマルチフィンガ型ＮＭＯＳ利用のＥＳＤ保護回路を提供する。 - 特許庁

This circuit is provided with a circuit 11 to be protected and an ESD protection circuit 2 which protects the circuit 11 to be protected against an electrostatic discharge.例文帳に追加

この発明は、被保護回路１１と、この被保護回路１１を静電気放電から保護するＥＳＤ保護回路２とを備える。 - 特許庁

The first and second electrostatic discharge (ESD) protection circuits are electrically connected to the first and second resistors.例文帳に追加

前記第１および第２の静電気放電（ＥＳＤ）保護回路は、それぞれ第１および第２の抵抗器に電気的に接続されている。 - 特許庁

In this ESD protection circuit (40), the ESD transistor (44) is controlled through a transistor (49), and the transistor (49) is controlled by an inverter (50) with the inversion potential of the intermediate tap (46).例文帳に追加

このＥＳＤ保護回路（４０）は、ＥＳＤトランジスタ（４４）がトランジスタ（４９）を介して制御され、トランジスタ（４９）は中間タップ（４６）の反転電位を備えるインバータ（５０）により制御されることを特徴とする。 - 特許庁

To provide an ESD protection circuit using an output buffer, capable of protecting satisfactorily a prestage circuit such as a prebuffer, without providing a dedicated element for making a surge current flow when applying an ESD surge.例文帳に追加

ＥＳＤサージ印加時にサージ電流を流すための専用の素子を設けることなく、プリバッファなどの前段回路を良好に保護することができる出力バッファを利用したＥＳＤ保護回路を提供する。 - 特許庁

To provide an ESD protection circuit for preventing a semiconductor device from being destructed by electrostatic discharge, which includes high immunity to ESD destruction without increasing a chip area of the semiconductor device.例文帳に追加

静電気放電による半導体装置の破壊を防止するＥＳＤ保護回路において、半導体装置のチップ面積を増大させずに、高いＥＳＤ破壊に対する耐性を有したＥＳＤ保護回路を提供する。 - 特許庁

Furthermore, the operational amplifier unit is provided with a non-inverting input terminal electrically connected to the first resistor and the first ESD protection circuit and an inverting input terminal electrically connected to the second resistor and the second ESD protection circuit.例文帳に追加

さらに、前記増幅演算器は、前記第１の抵抗器と前記第１のＥＳＤ保護回路とに電気的に接続された非反転入力端子と、前記第２の抵抗器と前記第２のＥＳＤ保護回路とに電気的に接続された反転入力端子とを有している。 - 特許庁

In the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, a P-type impurity region having a higher concentration than any other region is disposed in proximity to the shallow trench isolation region of a channel region of the N-type MOS transistor for ESD protection.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル領域のシャロートレンチ分離領域に近接する部分には、他のチャネル領域より高濃度のＰ型の不純物領域を配置した。 - 特許庁

To provide an ESD protection circuit using an N-EDSCR element, which is capable of solving a problem resulted from a latch-up, and to provide its manufacturing method.例文帳に追加

ラッチアップによる問題点を解決できるＮ−ＥＤＳＣＲ素子を用いたＥＳＤ保護回路及びその製造方法を提供すること。 - 特許庁

To provide a light emitting device package that can be manufactured by a simple manufacturing process, is free from reduction of brightness caused by an ESD protection device, and has an improved radiation characteristic.例文帳に追加

製造工程が単純で、ＥＳＤ保護素子による光度減少がなく、放熱特性が向上した発光素子パッケージを提供する。 - 特許庁

To provide an ESD protection circuit for CDM, capable of preventing generation of breakage caused by passing a heavy current when a battery is reversely connected.例文帳に追加

バッテリが逆接続されたときに、大電流が流れて破壊することを防止させることのできるＣＤＭのＥＳＤ保護回路の提供。 - 特許庁

To improve noise characteristics and avoid worsening effect for a high speed operation by ESD (electrostatic discharge) protection resistors inserted to reference voltage terminals in a CMOS sensor.例文帳に追加

ＣＭＯＳセンサーにおける基準電圧端子に挿入されるＥＳＤ保護抵抗によるノイズ特性や、高速動作の悪化を避ける為 - 特許庁

Consequently, an ESD protection element 20 having an avalanche voltage lower than that of the MOSFET 21 and a small operating resistance can be formed.例文帳に追加

このようにして、ＭＯＳＦＥＴ２１のアバランシェ電圧より低く、且つ、動作抵抗が小さなＥＳＤ保護素子２０を形成することができる。 - 特許庁

To provide a circuit with reduced chip area cost in an ESD transistor, while obtaining the protection required for repeated pulse load.例文帳に追加

ＥＳＤトランジスタに対するチップ面積コストを低減すると共に反復性パルス負荷からの所要の保護も得られる回路を提供すること。 - 特許庁

To provide an electrostatic protection circuit device for protecting an internal element having a high breakdown voltage from the overcurrent noise of an ESD and overcurrent noise in a latch-up test.例文帳に追加

高耐圧の内部素子をＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズから保護する静電保護回路装置を提供する。 - 特許庁

The power supply switch transistor 1 uses an unused transistor which is arranged as an ESD protection element in an I/O area 2.例文帳に追加

電源スイッチトランジスタ１は、従来ＥＳＤ保護素子として利用するためにＩ／Ｏ領域２に配置されている空きトランジスタを使用する。 - 特許庁

To provide an ESD protection circuit appropriately operating to a chip terminal in which a signal voltage exceeds a power supply voltage in both positive and negative directions.例文帳に追加

信号電圧が電源電圧を正負両方向に越えるようなチップ端子に対し適切に動作するＥＳＤ保護回路を提供する。 - 特許庁

The ESD protection device of the present invention includes a transistor structure having trenched active regions, and a pedestal gate region is formed.例文帳に追加

本発明によるＥＳＤ保護デバイスは、トレンチ状の能動領域を有するトランジスタ構造を含み、その間にペデスタル・ゲート領域を形成する。 - 特許庁

To provide a semiconductor integrated circuit device having an effective ESD protection function that does not depend on handling conditions and terminal connection conditions.例文帳に追加

取扱い状況と端子接続状況によらない有効なＥＳＤ保護機能を備えた半導体集積回路装置を提供する。 - 特許庁

To obtain a semiconductor integrated circuit device having an ability of ESD protection satisfying the specification of surge test in correspondence with miniaturization of process.例文帳に追加

プロセスの微細化に対応して、サージ試験の規格を満たすＥＳＤ保護能力を有する半導体集積回路を得られるようにする。 - 特許庁

An ESD protection diode is constructed by forming an n+ buried diffusion layer 8 on an N type silicon substrate and also forming an epitaxial layer 9 thereon.例文帳に追加

Ｎ型シリコン基板上にｎ＋埋込拡散層８を設けるとともに、この上にエピタキシャル層９を設け、静電保護ダイオードを構成する。 - 特許庁

To provide an LED package in which an ESD protection part does not exert an influence on emission intensity and an optical form of the LED package.例文帳に追加

ＥＳＤ保護部がＬＥＤパッケージの発光強度および光形状に影響を与えないようにしたＬＥＤパッケージを提供すること。 - 特許庁

When ESD is generated, the input and output terminals are short-circuited by the protection circuit, so that overvoltage application to the circuit 103 is prevented.例文帳に追加

ＥＳＤが発生したとき、保護回路によって２つの入出力端子を短絡して、回路１０３に過電圧が印加されることを防ぐ。 - 特許庁

Consequently, an NMOS 13 for terminal protection turns on and the input pad 1 and a ground line GL2 for ESD protection are connected to each other with internal resistance lower than that in the breakdown state.例文帳に追加

これにより、端子保護用のＮＭＯＳ１３がオン状態となり、ブレークダウンの状態よりも低い内部抵抗で入力パッド１とＥＳＤ保護用の接地線ＧＬ２の間が接続される。 - 特許庁

To prevent an element destruction caused by ESD during handling of a package, packing and transportation of integrated circuit chips, separate an input protection diodes from a signal input terminal during normal use, and prevent obstruction to high speed working and latching up.例文帳に追加

集積回路チップのパッケージ、梱包、搬送等の取り扱いにおいてESD に起因した素子破壊を防止し、通常使用時には入力保護ダイオードを信号入力端子から分断し、高速動作の妨げやラッチアップを防止する。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の大きな増加なくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁

To obtain a semiconductor integrated circuit device which has such an ESD (electro-static discharge) protection capability as to satisfy specifications of a surge test according to the subdivision of a process.例文帳に追加

プロセスの微細化に対応して、サージ試験の規格を満たすＥＳＤ保護能力を有する半導体集積回路装置を得られるようにする。 - 特許庁

To provide a semiconductor integrated circuit device which can function as an ESD protection element and use a user's area fully and in which a power supply switch transistor is arranged.例文帳に追加

ＥＳＤ保護素子機能を果たしユーザ領域を広く使用できる電源スイッチトランジスタを配置する半導体集積回路装置を提供する。 - 特許庁

Before a chip incorporated with the ESD protection circuit is mounted, both the electrical source line 1 (L1) and that 2 (L3) get switched off.例文帳に追加

ＥＳＤ保護回路が組み込まれたチップがマウントされる前には、電源ライン１（Ｌ１）および電源ライン２（Ｌ３）とも電圧が投入されていない状態になる。 - 特許庁

To provide a ceramic member for an ESD protection provided with a sufficient hardness, rigidity, wear resistance, abrasion resistance, and further provided with a suitable thermal conductivity and thermal expansion property.例文帳に追加

十分な硬性、剛性、耐摩耗性及び耐磨耗性更には適した熱伝導性及び熱膨張性を備えたＥＳＤ保護用セラミック部材を提供する。 - 特許庁

To provide a semiconductor device mounted with an ESD protection device suitably adaptive to transistors having mutually different breakdown voltages, and to provide its manufacturing method.例文帳に追加

互いに異なる耐圧のトランジスタに対して適切に対応するＥＳＤ保護装置を搭載する半導体装置及びその製造方法を提供する。 - 特許庁

To provide an inter-domain protection technique to protect ESD of an interface between different power domains that overcome drawbacks of the prior art.例文帳に追加

従来技術の短所を克服する異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術を提供すること。 - 特許庁

When CDM ESD is generated in the input device, this protection device applies a current path with much lower impedance than a conventional manner.例文帳に追加

従来技術に比べて、本発明の保護装置は、ＣＤＭ ＥＳＤが入力装置に発生したとき、より低いインピーダンスの電流経路を与える。 - 特許庁

When a voltage larger than the maximum rating voltage is applied to the second external terminal, the driving circuit causes the output transistor to turn off, and then the ESD protection circuit starts to operate.例文帳に追加

第２の外部端子に最大定格電圧より大きい電圧が印加すると、駆動回路は出力トランジスタをオフにし、ＥＳＤ保護回路が動作する。 - 特許庁

By altering the distance between the third and fourth high concentration diffusion regions, the breakdown voltage of the ESD protection device is adjusted.例文帳に追加

そのうち、第三及び第四高濃度拡散区は相互に分かれ、第三と第四拡散区の距離を変え、静電防護装置の崩壊電圧を調整する。 - 特許庁

To improve a countermeasure against ESD (Electro-Static Discharge) in a static electricity protection element connected between an external connection terminal and a first stage of MOS transistor.例文帳に追加

外部接続端子と初段ＭＯＳトランジスタの間に接続された静電保護素子を備えた半導体装置においてＥＳＤ対策を向上させる。 - 特許庁

The ESD protection circuit comprising a first NMOS transistor 16 for a clamp, a second NMOS transistor 17 for a trigger, and a load element 18 is disclosed.例文帳に追加

クランプ用の第１ＮＭＯＳトランジスタ１６と、トリガ用の第２ＮＭＯＳトランジスタ１７と、負荷素子１８とを具備するＥＳＤ保護回路が開示される。 - 特許庁

The connecting wires 13, 14, 15, 16 connected to the ESD protection circuit 10 extend in the same direction as a wire preferential direction of each wiring layer.例文帳に追加

ＥＳＤ保護回路１０に接続される接続配線１３，１４，１５，１６は、各配線層の配線優先方向に一致する方向に配置されている。 - 特許庁