「ESD protection」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit device with an ESD protection circuit in which external terminals can be arranged efficiently.例文帳に追加

ＥＳＤ保護回路を備え外部端子数を効率よく配置できる半導体集積回路装置を提供する。 - 特許庁

The design of the ESD protection circuit is optimized so that the increase of the trigger speed is achieved taking the trigger speed of the element into consideration.例文帳に追加

この要素のトリガー速度が考慮され、その設計はそのトリガー速度が増加するように最適化される。 - 特許庁

ESD protection elements 60, 61 are provided at the front of an input buffer 311 and at the front end of a data wire 312, respectively.例文帳に追加

入力バッファ３１１の前段およびデータ線３１２の先端にＥＳＤ保護素子６０、６１を設ける。 - 特許庁

To provide a semiconductor device of an SOI structure which has a protection diode which is made larger in ESD breakdown strength.例文帳に追加

ＥＳＤ破壊耐量をより大きくした保護用ダイオードを持つ、ＳＯＩ構造の半導体装置を提供する。 - 特許庁

An ESD protection element 21 for high breakdown voltage composed of an HV transistor 23 of a MOSFET structure and a protection resistor circuit 25, and an ESD protection element 22 for low breakdown voltage composed of an LV transistor 24 of the MOSFET structure and a protection resistor circuit 26 are formed in a predetermined region on a substrate.例文帳に追加

基板上の所定の領域に、ＭＯＳＦＥＴ構造のＨＶトランジスタ２３と保護抵抗回路２５からなる高耐圧用のＥＳＤ保護素子２１、及び、ＭＯＳＦＥＴ構造のＬＶトランジスタ２４と保護抵抗回路２６からなる低耐圧用のＥＳＤ保護素子２２が形成されている。 - 特許庁

The integrated circuit device includes an I/O ESD protection cell comprising a V_DD electrostatic discharge ESD protection element connected between an I/O pad and a source voltage V_DD line, a V_SS ESD protection element connected between an I/O pad and a ground voltage V_SS line, and a power clamping element connected between the V_DD line and the V_SS line.例文帳に追加

Ｉ／Ｏパッドと電源電圧Ｖ_ＤＤライン間に接続されたＶ_ＤＤ静電気放電ＥＳＤ保護素子、Ｉ／Ｏパッドと接地電圧Ｖ_ＳＳライン間に接続されたＶ_ＳＳ ＥＳＤ保護素子及びＶ_ＤＤライン及びＶ_ＳＳライン間に接続されたパワークランプ素子で構成されたＩ／Ｏ ＥＳＤ保護セルを含む集積回路装置。 - 特許庁

To provide a semiconductor device capable of reducing an increase in output impedance of an output circuit due to an ESD protection resistance while an effect of a countermeasure against electro-static discharge damage of an output transistor by means of the ESD protection resistance can be expected.例文帳に追加

ＥＳＤ保護抵抗による出力トランジスタの静電破壊対策の効果を期待できると共にＥＳＤ保護抵抗による出力回路の出力インピーダンスの増加を緩和することができる半導体装置を提供する。 - 特許庁

To relax a design restriction of a thyristor and to decrease an area occupied by an integrated circuit device having an ESD-protection circuit in the integrated circuit comprising the ESD-protection circuit.例文帳に追加

本発明は、ＥＳＤ保護回路を備えた集積回路装置において、サイリスタの設計上の制約を緩和でき、ＥＳＤ保護回路の集積回路装置に占める面積を削減できるようにすることを最も主要な特徴としている。 - 特許庁

This extra current also in turn increases the voltage over the impedance element on the interface line, thus improving the design margins for the ESD protection and providing a better ESD protection capability for IC products.例文帳に追加

また、この余分な電流は、インターフェース回線上のインピーダンス要素にかかる電圧を上昇させ、それにより、ＥＳＤ保護のための設計の余裕を改善し、かつ、ＩＣ製品のためのより優れたＥＳＤ保護能力を提供する。 - 特許庁

In the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, a thick insulating film is disposed in proximity to the shallow trench isolation region of a channel region of the N-type MOS transistor for ESD protection.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル領域のシャロートレンチ分離領域に近接する部分には、厚い絶縁膜を配置した。 - 特許庁

To provide a semiconductor device in which by preferentially firstly discharging specific terminals for which sufficient measures against ESD protection elements are taken, the sizes of protection elements for remaining terminals can be made small, thus enabling the ESD protection element sizes to be down-sized as a total chip, and its manufacturing method.例文帳に追加

ＥＳＤ保護素子対策が十分の特定の端子を優先的に最初に除電する事により、残りの端子の保護素子のサイズを小さくでき、チップ全体としてＥＳＤ保護素子サイズを小さくできる半導体装置及びその製造方法を提供する。 - 特許庁

The ESD element is configured in such a way that an ESD protection film 12 formed of a composition powder paste containing ZnO as a main component, and a silicon carbide is printed between electrodes 16 and 18 on an insulating substrate 14.例文帳に追加

ＺｎＯを主成分とし、炭化珪素を含む組成物粉末のペーストから形成されたＥＳＤ保護膜１２を、絶縁基板１４上の電極１６，１８間に印刷して成る。 - 特許庁

According to the necessity of the ESD resistance, wirings LS for connecting each cell for protection with an output terminal TR_OUT of an ESD trigger detecting circuit 10 is formed on a distributing layer.例文帳に追加

ＥＳＤ耐性の必要度に応じて、各保護用セルと、ＥＳＤトリガ検出回路１０の出力端子ＴＲ＿ＯＵＴとを接続するための配線ＬＳが配線層に形成される。 - 特許庁

A notch 11a is provided at a side opposed to the ESD protection element 14 in the p well block region 11.例文帳に追加

そして、Ｐウエルブロック領域１１におけるＥＳＤ保護素子１４に対向する側に、切込１１ａを設ける。 - 特許庁

To provide an ESD protection device and the like which offer a reduced discharge starting voltage and improved durability against repeated use.例文帳に追加

放電開始電圧が低く、繰り返しの使用の耐久性が高められた、静電気対策素子等を提供すること。 - 特許庁

To provide a new circuit for detecting the input voltage that allows fast and accurate detection, while conducting ESD protection.例文帳に追加

高速で正確な感知を可能にするとともに、ＥＳＤ保護を行う、新規な入力電圧感知回路を提供する。 - 特許庁

Then, the extracted parasitic npn bipolar transistor 22 is incorporated into the ESD protection circuit of the semiconductor integrated circuit.例文帳に追加

続いて、抽出された寄生ＮＰＮ型バイポーラトランジスタ２２を半導体集積回路のＥＳＤ保護回路に組み込む。 - 特許庁

This corresponds to the DC short circuit to require no ESD protection circuit, causing no decrease in impedance.例文帳に追加

これは直流的には短絡状態に相当するので、ＥＳＤ保護回路を必要とせず、インピーダンスの低下を招かない。 - 特許庁

To provide a high frequency ESD protection circuit performing operation without having a bad effect on a high frequency region.例文帳に追加

高周波領域においても悪影響を与えることなく動作可能な高周波ＥＳＤ保護回路を提供する。 - 特許庁

To provide a semiconductor device ensuring ESD (Electrostatic Discharge) protection and noise separation between a tuner circuit and a digital circuit.例文帳に追加

チューナー回路とデジタル回路との間でＥＳＤ保護とノイズ分離とを両立可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor device having an ESD protection circuit in which a gate insulating film exhibits a high breakdown voltage and high durability.例文帳に追加

ゲート絶縁膜の破壊および高耐久性を有するＥＳＤ保護回路を有する半導体装置を提供する。 - 特許庁

To further reduce the area of an electrostatic protection circuit by suppressing the eccentricity of current density in a thyristor-type ESD protective element.例文帳に追加

サイリスタ型ＥＳＤ保護素子において、電流密度の偏在を抑え、静電保護回路の面積をより小さくする。 - 特許庁

To set a latchup voltage of a semiconductor device for ESD protection, using a latchup, to an arbitrary value.例文帳に追加

ラッチアップを利用したＥＳＤ保護のための半導体装置において、ラッチアップ発生電圧を任意の値に設定すること。 - 特許庁

To miniaturize a protection circuit, by which an internal circuit formed in a semiconductor device is protected from a high voltage by an ESD.例文帳に追加

半導体装置に形成されている内部回路をＥＳＤによる高電圧から保護する保護回路を小型化する。 - 特許庁

The present invention provides a charged-device model (CDM) electrostatic discharge (ESD) protection circuit for an integrated circuit (IC).例文帳に追加

本発明は、集積回路（ＩＣ）のためのデバイス帯電モデル（ＣＤＭ）静電放電（ＥＳＤ）保護回路を提供する。 - 特許庁

To provide a diode element which can enhance both high-speed operativity of a protection circuit and ESD breakdown strength.例文帳に追加

保護回路の高速動作性とＥＳＤ耐圧とを、ともに向上させることが可能なダイオード素子を提供する。 - 特許庁

To provide an electrostatic discharge protection device inhibiting deterioration of ESD properties, and also to provide a method for manufacturing the same.例文帳に追加

ＥＳＤ特性の劣化を防止することのできる静電気放電保護素子及びその製造方法を提供する。 - 特許庁

To provide a structure, where an ESD protective element can fully secure ESD breakdown strength and can perform the ESD protection of an internal element in a power management semiconductor device and an analog semiconductor device having a complete depletion type SOI device structure.例文帳に追加

完全空乏型ＳＯＩデバイス構造を有するパワーマネージメント半導体装置やアナログ半導体装置において、ＥＳＤ保護素子がＥＳＤ破壊強度を充分に確保しつつ内部素子のＥＳＤ保護を可能とする構造を提供する。 - 特許庁

Thereafter, a silicide protection mask 21 is formed in a portion which becomes a non-silicide region 24 in a formation region of an ESD protection element simultaneously with formation of gate sidewall films 20a, 20b.例文帳に追加

その後、ゲート側壁膜２０ａ，２０ｂの形成と同時に、ＥＳＤ保護素子の形成領域の非シリサイド領域２４となる部位に、シリサイド保護マスク２１を形成する。 - 特許庁

To provide an electrostatic protection circuit allowing an operation of discharging ESD (Electrostatic Discharge) surges at a low operation voltage while mitigating a stress voltage applied to a protection object circuit.例文帳に追加

保護対象回路に印加されるストレス電圧を緩和しつつ、低い動作電圧でＥＳＤサージの放電動作を行うことができる静電保護回路を提供する。 - 特許庁

To provide a protection element for protection against ESD(electrostatic discharge) which has a relatively simple structure, and allows Vt1 to be set to three or more voltage values.例文帳に追加

比較的簡易な構成であり、かつ、Ｖｔ１を３つ以上の多くの電圧値に設定することを可能にする、ＥＳＤ（静電気放電）対策用の保護素子を提供する。 - 特許庁

To provide a semiconductor device capable of achieving electrostatic discharge (ESD) protection of an open-drain signal terminal having a small area and not being provided a protection element between a power terminal and the signal terminal.例文帳に追加

小さな面積で電源端子との間に保護素子が設けられていないオープンドレイン信号端子のＥＳＤ保護を図る半導体装置を提供する。 - 特許庁

To provide a semiconductor device that includes a plurality of transistors for evenly discharging static electricity from the outside in an ESD protection circuit, which further can mix ESD protection circuit transistors and drive circuit transistors.例文帳に追加

ＥＳＤ保護回路において外部からの静電気を均等に放電させることができる複数のトランジスタを含み、かつＥＳＤ保護回路用トランジスタ及び駆動回路用トランジスタを混在させることができる半導体装置を提供することを課題とする。 - 特許庁

To solve the problem with a conventional device, wherein an input/output circuit tends to be broken due to insufficient surge current flowing from an electrode pad to an ESD protection circuit.例文帳に追加

電極パッドからＥＳＤ保護回路に十分なサージ電流が流れず、入出力回路が破壊されやすくなる。 - 特許庁

To provide a terminal pad structure of which ESD durability of a terminal part for testing a protection circuit module of a battery pack is improved.例文帳に追加

本発明は電池パック用保護回路モジュールのテスト用端子部分のＥＳＤ耐量の向上を図ることを目的とする。 - 特許庁

An N-type diffusion layer 17 is formed deeper than an LDD diffusion layer 15a in a formation region of an ESD protection element, for example.例文帳に追加

たとえば、ＥＳＤ保護素子の形成領域に、ＬＤＤ拡散層１５ａよりも深く、Ｎ型拡散層１７を形成する。 - 特許庁

To provide a light emitting diode package on which a light emitting diode, a driving chip, and an ESD protection element are mounted on the same base.例文帳に追加

発光ダイオードと駆動チップとＥＳＤ保護素子とを同一ベース上に実装した発光ダイオードパッケージを提供する。 - 特許庁

To achieve a semiconductor integrated circuit that has excellent tolerance to a surge without increasing the area of an ESD protection circuit.例文帳に追加

ＥＳＤ保護回路の面積を増大させることなく、サージに対する耐性に優れた半導体集積回路を実現する。 - 特許庁

To provide a CMOS circuit with an ESD protection circuit by which ringing noise can be suppressed without decreasing a circuit operating speed.例文帳に追加

回路の動作スピードを低下することなく、リンギングノイズを抑制できるＥＳＤ保護回路付きＣＭＯＳ回路を提供すること。 - 特許庁

Thereby, the ESD to the circuit 4a on the circuit board 4 can be prevented even if it does not have a protection circuit such as a diode.例文帳に追加

このため、ダイオード等の保護回路がなくとも、回路基板４上の回路４ａへのＥＳＤを防止することができる。 - 特許庁

A capacitive load effect of an ESD circuit having an electrostatic protection diode is reduced by using a capacitance compensation circuit.例文帳に追加

容量補償回路を用いることによって静電保護ダイオードを有するＥＳＤ回路の容量性負荷効果を軽減する。 - 特許庁

To provide an electrostatic discharge protection circuit which has low leakage current during normal operation and low trigger voltage at the time when ESD stress is applied.例文帳に追加

通常動作時のリーク電流が小さく、且つ、ＥＳＤストレス印加時のトリガ電圧が低い静電保護回路を提供する。 - 特許庁

Further, an ESD protection circuit (15) having the same transistor structure as the transmitting side shunt circuit is connected to an antenna terminal (3).例文帳に追加

また、アンテナ端子（３）に対して、送信側シャント回路と同一のトランジスタ構成を有するＥＳＤ保護回路（１５）を接続する。 - 特許庁

The configuration of the capacitor and the resistor forms a R-C circuit used for triggering an electro-static discharge (ESD) protection.例文帳に追加

そのキャパシタおよび抵抗の構成は、静電放電（ＥＳＤ）保護をトリガするのに用いられるＲ−Ｃ回路を形成する。 - 特許庁

The structure 100 and method operable to provide ESD protection for protected circuitry 110 of automatic test equipment (ATE).例文帳に追加

自動試験装置の保護対象回路構成(110)に対するＥＳＤ保護を提供するよう動作可能な構成(100)及び方法である。 - 特許庁