「ESD protection」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In the oscillator circuit in which both terminals of a piezoelectric oscillator X are connected to input and output terminals of an amplifier A and an oscillating waveform is output from the output terminal of the amplifier A, a diode-type ESD protection circuit B1 having a P-type diffusion layer and an N-type diffusion layer is connected on the input side of the amplifier A.例文帳に追加

圧電振動子Ｘの両端子が増幅器Ａの入出力端子に接続され、増幅器Ａの出力端子から発振波形が出力される発振回路において、増幅器Ａの入力側に、Ｐ型拡散層とＮ型拡散層を有するダイオード型のＥＳＤ保護回路Ｂ１が接続されている。 - 特許庁

To provide an electrostatic discharge (ESD) protection element, having a simple configuration which can be manufactured as a thick-film element on a substrate, can have low electrostatic capacity, has superior mechanical strength and heat radiation characteristics, has less influence due to shock, and can contribute to reduction in thickness and weight, and to provide a manufacturing method therefor.例文帳に追加

簡単な構成で、基板上の厚膜素子として製造することができ、低静電容量化が可能であり、機械的強度及び放熱特性が良好で、衝撃における影響が小さく、薄型・軽量化にも寄与する静電気保護素子とその製造方法を提供することを目的とする。 - 特許庁

The semiconductor integrated circuit comprises at least 2 input/output terminals, a switching device arranged between these input/output terminals, and a control terminal where a signal bringing the switching device into an operational state or a non-operational state is inputted, wherein an ESD protection circuit is connected between the input/output terminals and the control terminal.例文帳に追加

少なくとも２つの入出力端子と、この入出力端子間に配置したスイッチング素子と、スイッチング素子を動作状態あるいは非動作状態とする信号が入力する制御端子とを備えた半導体集積回路において、入出力端子と制御端子との間に、ＥＳＤ保護素子を接続する。 - 特許庁

An ESD protection device 201 includes: an element body 101 on which insulating ceramic layers 17 are laminated and of which the approximate shape is a rectangular parallelepiped; a pair of discharge electrodes 16 formed in the element body 101 and having opposite parts opposed to each other; and an outer electrode 11 formed on the surface of the element body 101 and continued to the discharge electrodes 16.例文帳に追加

ＥＳＤ保護デバイス２０１は、絶縁性セラミック層１７が積層されて、概形状が直方体である素体１０１と、素体１０１の内部に形成され、互いに対向する対向部を有する一対の放電電極１６と、素体１０１の表面に形成され、放電電極１６に導通する外部電極１１と、を有する。 - 特許庁

The ESD protection circuit of a semiconductor device in multifinger structure is constituted of a plurality of active areas 200 which are separately formed on the upper face of a semiconductor substrate, two gates 203 and 204 formed on the upper faces of the active areas 200 and n+ or p+-type active areas formed between the active areas 200.例文帳に追加

半導体基板の上面に分離して形成された複数のアクティブ領域２００と、該アクティブ領域２００の上面にそれぞれ形成された２つのゲート２０３、２０４と、アクティブ領域２００の間に形成されたｎ^+型又はｐ^+型のアクティブ領域２０１とにより、マルチフィンガ構造の半導体装置のＥＳＤ保護回路を構成する。 - 特許庁

This device for improving protection of ESD in CMOS buffer comprises a plurality of PMOS transistors (31-37) and a plurality of NMOS transistors (41-47) which are connected with the PMOS transistors in series and have a larger finger width W than a finger width W of the PMOS transistors so as to endure the current load increased in case of a static discharge.例文帳に追加

本発明は、複数のＰＭＯＳトランジスタ（３１〜３７）と、このＰＭＯＳトランジスタと直列に接続され、静電放電の場合に増加された電流負荷に耐えることができるようＰＭＯＳトランジスタのフィンガー幅Ｗ_Ｐよりも大きいフィンガー幅Ｗ_Ｎを有する複数のＮＭＯＳトランジスタ（４１〜４７）とを有するＣＭＯＳバッファにおけるＥＳＤ保護を向上させる装置に関する。 - 特許庁

The ESD protection circuit 110 includes a bipolar transistor 121 comprising a first diffusion layer 115 of a first conductive type connected to a high potential power supply VDD, a second diffusion layer 114B of a second conductive type connected to a low potential power supply VSS, and a third diffusion layer 14A of the second conductive type connected to an input/output pad 101.例文帳に追加

本発明によるＥＳＤ保護回路１１０は、高電位電源ＶＤＤに接続される第１導電型の第１拡散層１１５と、低電位電源ＶＳＳに接続される第２導電型の第２拡散層１１４Ｂと、入出力パッド１０１に接続される第２導電型の第３拡散層１４Ａとによって形成されるバイポーラトランジスタ１２１を具備する。 - 特許庁

An integrated circuit comprises: a high-side output transistor connected between a power-supply terminal and an output terminal; a transistor connected between a control electrode and a second electrode of the high-side output transistor; a trigger circuit connected to the power-supply terminal and a control electrode of the transistor; and an ESD protection circuit connected between the power-supply terminal and the output terminal.例文帳に追加

実施形態によれば、集積回路は、電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタの制御電極と第２の電極との間に接続されたトランジスタと、電源端子とトランジスタの制御電極との間に接続されたトリガー回路と、電源端子と出力端子との間に接続されたＥＳＤ保護回路とを備えている。 - 特許庁

A drain region of the N-type MOS transistor for protection against ESD is electrically connected to a drain contact region formed of an impurity diffusion region identical in conductivity with the drain region via a drain extension region formed of an impurity diffusion region identical in conductivity with the drain region disposed on a side face and a lower face of a trench isolation region.例文帳に追加

ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、トレンチ分離領域の側面および下面に設置されたドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置とした。 - 特許庁