「ESD protection」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide ESD protection circuits which are provided in specified places, and avoid effectively generated ESDs, and further, can prevent effectively equipment from suffering damages.例文帳に追加

特定の場所に置いて生じるＥＳＤを有効に回避し、装置が損害を受けるのを有効に防ぐことができるＥＳＤ保護回路を提供する。 - 特許庁

The ESD protection device 101 includes the semiconductor substrate 20 having input/output electrodes 21A, 21B, and a rewiring layer 30 formed on a surface of the substrate.例文帳に追加

ＥＳＤ保護デバイス１０１は、入出力電極２１Ａ，２１Ｂを有する半導体基板２０とその表面に形成された再配線層３０とを有する。 - 特許庁

One end of an ESD protection element 13 is connected to a connection node A between the transmission lines 11 and 12, while the other end is connected to a ground terminal GND.例文帳に追加

ＥＳＤ保護素子１３は伝送線路１１と１２との間の接続ノードＡに一端を接続され、他端は接地端子ＧＮＤに接続されている。 - 特許庁

In the semiconductor device having an N-type MOS transistor for ESD protection with a shallow trench structure for element separation, an N-type region having sides and bottom surrounded by a P-type region contacting a drain region of the N-type MOS transistor for ESD protection, and receiving a signal from an external connection terminal, is formed.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域に接したＰ型の領域に側面および底面を囲まれた前記外部接続端子からの信号を受けるＮ型の領域を形成した。 - 特許庁

By sharing a guard ring of an ESD protective element, and a cathode of a latch-up protection diode for protecting from the overcurrent noise in a latch-up test, an internal circuit is protected from both the overcurrent noise of an ESD and the overcurrent noise in a latch-up test, and the size of the electrostatic protection circuit device can be reduced.例文帳に追加

ＥＳＤ保護素子のガードリングとラッチアップ試験の過電流ノイズから保護するラッチアップ保護ダイオードのカソードを共有することにより、ＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズの両方のノイズから、内部回路を保護しつつ、静電保護回路装置のサイズ縮小を図ることができる。 - 特許庁

In the semiconductor device including the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, an electrode configured to receive a signal from an external connection terminal is formed on a drain region of the N-type MOS transistor for ESD protection via a thin insulating film.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上には、薄い絶縁膜を介して前記外部接続端子からの信号を受ける電極が形成されている半導体装置とする。 - 特許庁

Then, power is supplied to the power supply system pads of the ASIC chip 14 and the general purpose chip 15 through the pad groups 131 and 132 of the protective circuit chip 13, and the ESD protection of the power supply system pads is secured in the ESD protective circuit 134.例文帳に追加

そして、ＡＳＩＣチップ１４と汎用チップ１５の電源系パッドへの電源供給を保護回路チップ１３のパッド群１３１，１３２を介して行い、その電源系パッドのＥＳＤ保護をＥＳＤ保護回路１３４で確保する。 - 特許庁

To provide a semiconductor device having an on-chip type electrostatic discharge (ESD) protection circuit that may protect internal circuits against a wide range of ESD surges from a low voltage region to a high voltage region and that may operate at a high response speed, and a method of manufacturing the same.例文帳に追加

高い電圧領域だけでなく、低い電圧領域のＥＳＤサージによっても内部回路を保護し、高速で動作できるオンチップ形態の静電圧放電保護回路を持つ半導体素子及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device including an NMOS transistor for ESD protection in the shallow trench isolation structure having sufficient ESD protecting function through suppression of an off-leak current to a small value without increase in the manufacturing steps and occupation area.例文帳に追加

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。 - 特許庁

When a positive voltage exceeding a triggering voltage level is applied to the cathode and anode terminals, the ESD protection device triggers an inherent thyristor into a snapback mode to provide a low impedance path through the structure for discharging an ESD current.例文帳に追加

カソード及びアノードの端子に、トリガー電圧レベルを上回る正電圧が印加されると、ＥＳＤ保護デバイスは、構造を通り抜ける低インピーダンス経路を提供してＥＳＤ電流を放電するよう、内在サイリスタをスナップバックモードに入らせる。 - 特許庁

ESD protection is provided in a first polarity, by a bipolar transistor 4C formed in an n-well (64; 164), having a collector contact (72; 172) to one signal terminal (PIN1) and its emitter region (68; 168) and base (66; 166) connected to a second signal terminal (PIN2).例文帳に追加

ESD保護は、第１の極性において、第１の信号端子（PIN1）に接続されたコレクタコンタクト（72;172）、及び第２の信号端子（PIN2）に接続されたそのエミッタ領域（68;168）とベース（66;166）を有する、ｎウエル（64;164）に形成されたバイポーラトランジスタ４Ｃによって、設けられる。 - 特許庁

Thus, the signal wire can be arranged to extend in both of the lateral and longitudinal directions on the ESD protection circuit 10 irrespective of the presence of the connecting wire.例文帳に追加

すなわち、ＥＳＤ保護回路１０上の領域において、接続配線が存在するにもかかわらず、信号配線を横方向にも縦方向にも配置可能になる。 - 特許庁

To control voltage drop in a non-silicide region and improve breakdown resistance in an ESD protection element.例文帳に追加

本発明は、ＥＳＤ保護素子において、非シリサイド領域での電圧降下を制御でき、破壊耐性を向上させることができるようにすることを最も主要な特徴としている。 - 特許庁

Since light emitted from the LED chip is not absorbed by the ESD protection covered by package housing, the LED package has superior emission intensity.例文帳に追加

ＬＥＤチップから出射される光はパッケージハウジングで被覆したＥＳＤ保護部によって吸収されないので、ＬＥＤパッケージは優れた発光強度を有する。 - 特許庁

The protective circuits are arranged utilizing four corners of the semiconductor chip whereby the arrangement can contribute to the improvement of the reliability of protection for a high-pressure surge such as ESD or the like.例文帳に追加

半導体チップ四隅のコーナー部を活用して保護回路を配置することにより、ＥＳＤ等の高圧サージに対する保護の信頼性向上に資することができる。 - 特許庁

Consequently, an electrostatic breakdown protection effect can be attained in the high frequency band by a configuration not using a diode, and the ESD protective circuit can be made compact in size while reducing the loss.例文帳に追加

これにより、ダイオードを用いない構成による高周波帯での静電破壊保護効果を実現でき、ＥＳＤ保護回路の小型化、低損失化を図ることができる。 - 特許庁

To provide multiple integrated circuit chip structure for performing inter-chip communication between integrated circuit chips having structure including neither an ESD protection circuit nor an input/output circuit.例文帳に追加

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。 - 特許庁

The protection from ESD damage may be selectively deactivated or activated or may not be present at all in one or more of the I/O circuits.例文帳に追加

ＥＳＤ損傷からの保護は、Ｉ／Ｏ回路の１つまたはそれ以上において、選択的に非作動にされたり、作動されたり、少しも存在しなくなったりする。 - 特許庁

To provide an overvoltage protection circuit that can suppress increase of resistance of a passage through which an ESD pulse flows, has an increased EOS breakdown voltage, and suppress increase of the manufacturing cost.例文帳に追加

ＥＳＤパルスの流れる経路の抵抗の増大を抑制するとともにＥＯＳ耐圧を高くし、且つ製造コストの増大を抑制した過電圧保護回路を提供する。 - 特許庁

To provide a socket capable of preventing a short circuit due to electrical connection between terminals of a plug and showing effective ESD (Electro Static Discharge) protection performance.例文帳に追加

プラグ側の端子同士が電気的に接続されることによるショートを防止でき、且つ有効なＥＳＤ（Electro Static Discharge：静電気放電）保護機能を発揮できるソケットを提供する。 - 特許庁

To provide a chip structure for a multiply integrated circuit which performs chip-to-chip communication in terms of the chips for an integrated circuit having a structure without an ESD protection circuit and an input/output circuit.例文帳に追加

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。 - 特許庁

To provide a semiconductor device having an ESD protection element capable of decreasing the operating resistance by making the avalanche voltage of a pn diode lower than that of an element to be protected (MOSFET).例文帳に追加

被保護素子（ＭＯＳＦＥＴ）のアバランシェ電圧より低くして、動作抵抗を小さくできるＥＳＤ保護素子を有する半導体装置を提供すること。 - 特許庁

When the drain current ID of the FET 26 exceeds the threshold current as the discharge current of an ESD (electrostatic discharge) protection capacitor 25 flows, a comparator 48 sets a comparison signal Sb to L.例文帳に追加

ＥＳＤ保護用コンデンサ２５の放電電流が流れてＦＥＴ２６のドレイン電流ＩD がしきい値電流を超えると、コンパレータ４８は比較信号ＳｂをＬにする。 - 特許庁

At least either of the patterns of a pair of electrodes 16, 18 sandwiching the ESD protection film 12 may be formed, to have a comb shape or to give a difference in pattern width.例文帳に追加

ＥＳＤ保護膜１２を挟んだ一対の電極１６，１８のパターンの少なくとも一方を、櫛型或いはパターン幅に差異をもたせて形成しても良い。 - 特許庁

An ESD protection circuit 8 includes a clamping circuit 9, Zener diodes 10 and 11, a transistor 12 includes a DMOS, a transistor 13 including an IGBT and resistors 14 and 15.例文帳に追加

ＥＳＤ保護回路８は、クランプ回路９、ツェナーダイオード１０，１１ＤＭＯＳからなるトランジスタ１２、ＩＧＢＴからなるトランジスタ１３、抵抗１４，１５から構成されている。 - 特許庁

To enable to carry out circuit design and layout design corresponding to ESD protection in a practical time even for a large scale semiconductor integrated circuit.例文帳に追加

集積回路の規模が大きい半導体集積回路であっても現実的な時間内に、ＥＳＤ保護に対応した回路設計及びレイアウト設計を行なえるようにする。 - 特許庁

To provide a semiconductor device capable of miniaturization without requiring a specific process in manufacture and of exhibiting enough protection performance even against a negative ESD current.例文帳に追加

小型化を図ることができ、作製に際して特別な工程を必要とせず、負のＥＳＤ電流に対しても十分な保護性能を示す半導体装置を提供する。 - 特許庁

To provide a lateral-direction silicon control rectifying element which can be made high in hold voltage and also made compact, and to provide an ESD protection element equipped with the same.例文帳に追加

保持電圧を高くすること、及び小型化の両方を実現出来る横方向シリコン制御整流素子及びこれを備えるＥＳＤ保護素子を提供する。 - 特許庁

In the ESD protection element 4, a frame-like p well block region 11 in which the p well 2 is not formed is provided between a transistor formation region 8 and a guard ring 12.例文帳に追加

ＥＳＤ保護素子４においては、トランジスタ形成領域８とガードリング１２との間に、Ｐウエル２を形成しない枠状のＰウエルブロック領域１１を設ける。 - 特許庁

This ESD protection circuit (40) includes a first terminal (12) and a second terminal (14), and an ESD current path (42) which is coupled between the first terminal (12) and the second terminal (14).例文帳に追加

第１の端子（１２）および第２の端子（１４）と、該第１の端子（１２）と第２の端子（１４）の間にあるＥＳＤ電流経路（４２）とを備えるＥＳＤ保護回路（４０）であって、前記ＥＳＤ電流経路はＥＳＤトランジスタ（４４）の作動電流区間を介して導かれる。 - 特許庁

In this semiconductor device, including between an external connection terminal and an internal circuit region, an NMOS transistor for ESD protection having a gate potential fixed to a ground potential, an external connection terminal is formed above a drain region of the NMOS transistor for ESD protection, and the drain region is surrounded by a source region via a channel region.例文帳に追加

外部接続端子と内部回路領域との間にゲート電位をグランド電位に固定したＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、外部接続端子はＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上に形成し、ドレイン領域はチャネル領域を介してソース領域に囲まれるようにした。 - 特許庁

In the semiconductor device having the on-chip type electrostatic discharge (ESD) protection circuit, the on-chip type ESD protection circuit may include a first junction diode having a first conductivity region contacting a second conductivity region in a semiconductor substrate, and a first schottky diode having a metallic material layer arranged on and contacting the first conductivity region of the semiconductor substrate.例文帳に追加

オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を持つ半導体素子であって、半導体基板内で第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１導電型領域上に接触する位置に配置された金属系材料層を備える第１ショットキーダイオードとを有する。 - 特許庁

The ESD pulse applied on the first input signal line is allowed to escape from the second input signal lines by shunting the plurality of the second input signal lines and bringing a plurality of the electrostatic discharge protection units into on-states, respectively, so that they do not enter a third input signal line.例文帳に追加

第１入力信号線に加わったESDパルスは、複数の第２入力信号線を分流して複数の静電放電保護ユニットをそれぞれオンとすることにより、第２入力信号線から逃がされて、第３入力信号線に侵入しないようになる。 - 特許庁

In the semiconductor device, an embedded N-type region comprising a silicon region including high N-type impurities is disposed at a lower portion of a channel region in the N-type MOS transistor for ESD protection for protecting the N-type MOS transistor of an internal element and the other internal elements from a breakdown due to ESD.例文帳に追加

内部素子のＮ型ＭＯＳトランジスタやその他の内部素子をＥＳＤによる破壊から保護するためのＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル領域の下部に、濃いＮ型の不純物を有するシリコン領域からなる埋め込みＮ型領域を配置した半導体装置とした。 - 特許庁

To provide an electrostatic-discharge protection circuit which enhances ESD characteristics by ensuring a plurality of current paths that are uniform against high-voltage generation caused by an electrostatic charge, and enhances reliability of a semiconductor integrated circuit device to a higher level by ensuring the high ESD level.例文帳に追加

静電荷による高電圧発生に対して均一な複数の電流通路を確保して、ＥＳＤ特性を向上させることができ、高いＥＳＤレベルを確保することにより半導体集積回路素子の信頼性をより向上させることが可能な静電気放電保護回路を提供する。 - 特許庁

In use, the integrated circuit is coupled to another integrated circuit to form a multi-chip module where the ESD protection for the I/O circuitry between the modules is deactivated or not present.例文帳に追加

使用時、集積回路は、他の集積回路に接続されて多チップモジュールを形成し、そこで、モジュール間のＩ／Ｏ回路のＥＳＤ保護が非作動にされるかまたは存在しなくなる。 - 特許庁

To attain an excellent protection characteristic with low voltage trigger for assurance of reliability when an ESD protective circuit using an SCR is applied to an LSI where it is advancing to make the circuit low voltage.例文帳に追加

低電源電圧化が進んでいるＬＳＩ にＳＣＲ を用いたＥＳＤ 保護回路を適用する場合に、低電圧トリガで良好な保護特性を実現し、信頼性を高める。 - 特許庁

When a voltage larger than the maximum rating voltage is applied to the power-supply terminal, the trigger circuit starts to operate, the transistor turns on, the high-side output transistor turns off, and then the ESD protection circuit starts to operate.例文帳に追加

電源端子に最大定格電圧より大きい電圧が印加すると、トリガー回路が動作し、トランジスタがオンし、ハイサイド出力トランジスタがオフし、ＥＳＤ保護回路が動作する。 - 特許庁

The ESD protection device further comprises, at an interface between the seal layer and the ceramic substrate, a reaction layer containing a reaction product produced by reaction between constitutive materials of the seal layer and ceramic substrate.例文帳に追加

また、シール層とセラミック基材の界面に、シール層とセラミック基材の構成材料の反応により生成した反応生成物を含む反応層を備えた構成とする。 - 特許庁

An ESD protection circuit 10 is formed so as to avoid a position corresponding to a connected surface 7A, thereby preventing inversion of a p-well layer 11 and preventing generation of leakage current.例文帳に追加

ＥＳＤ保護回路１０を接着面７Ａと対応する位置から外れた位置に形成することにより、ｐウェル層１１の反転を防ぎ、リーク電流の発生を防止する。 - 特許庁

Transisitors N2 and P2, constituting an ESD protection element formed in an input circuit region 28, are of LDD structure such as transistors N1 and P1 in an internal circuit region 27.例文帳に追加

入力回路領域２８に形成されたＥＳＤ保護素子を構成するトランジスタＮ２、Ｐ２は、内部回路領域２７のトランジスタＮ１、Ｐ１と同様にＬＤＤ構造とされている。 - 特許庁

To provide an electrostatic protection circuit which has high ESD protecting capability although the circuit has low parasitic capacity and simple constitution, and to provide a semiconductor integrated circuit device using the same.例文帳に追加

低寄生容量でかつ構成が簡単でありながらＥＳＤ保護能力の高い静電保護回路及びこれを用いた半導体集積回路装置を提供することを目的とする。 - 特許庁

To provide an ESD protection device having a gate electrode structure which reduces a surge voltage applied to a gate insulation film and restrains breakdown of the gate insulating film, and to provide its manufacturing method.例文帳に追加

ゲート絶縁膜に加わるサージ電圧を低減し、ゲート絶縁膜の破壊を抑制するゲート電極構造を有するＥＳＤ保護装置と、その製造方法を提供する。 - 特許庁

The output transistor Q3 is provided with an active clamp circuit ACP between the gate and the terminal DD for ESD protection, and a resistance R4 is arranged between the gate and the terminal SS.例文帳に追加

出力トランジスタＱ３には、ＥＳＤ保護等のため、そのゲートと端子ＤＤの間にアクティブクランプ回路ＡＣＰを設け、ゲートと端子ＳＳの間に抵抗Ｒ４を設ける。 - 特許庁

The ESD protection circuit provided with a clamp circuit 10 and a trigger circuit 20 uses a depletion MOS transistor for a resistive component for setting the CR time constant of the trigger circuit 20.例文帳に追加

クランプ回路１０とトリガ回路と２０を備えるＥＳＤ保護回路において、トリガ回路２０のＣＲ時定数設定用の抵抗成分としてデプレッション型のＭＯＳトランジスタを使用する。 - 特許庁