「n²」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

Propagation delay characteristics are established for a predetermined length of branch lines L21-L24 connected to input terminals IN1-IN4 of an amplifying unit, based on the condition that propagation delay characteristics for a common node N2 becomes equal to the ones for the input terminals IN1-IN4.例文帳に追加

増幅部の入力端子ＩＮ１〜ＩＮ４に接続された分岐線Ｌ２１〜Ｌ２４の所定長あたりの伝播遅延特性が、共通ノードＮ２と入力端子ＩＮ１〜ＩＮ４との間における伝播遅延特性が互いに等しくなる条件に基づいて設定される。 - 特許庁

When the start of the engine is requested when the shift position SP is at a P range, a value N2 larger than the value N1 is set to the threshold Nref (S140), and when the rotational speed Ne of the engine is increased to the threshold Nref or higher, fuel injection and ignition are started (S160 to S180).例文帳に追加

一方、シフトポジションＳＰがＰレンジにあるときにエンジンの始動要求がなされたときには、値Ｎ１より大きな値Ｎ２を閾値Ｎｒｅｆに設定し（Ｓ１４０）、エンジンの回転数Ｎｅが閾値Ｎｒｅｆ以上になったときに燃料噴射および点火を開始する（Ｓ１６０〜Ｓ１８０）。 - 特許庁

When PMOS transistors P1, P2 are in ON, OFF states, the storage terminal Na can be kept at a 'H' state by the PMOS P1, and the storage terminal Nb can be kept logically at a 'L' state by a gate leak current flowing from a gate of the NMOS transistor N2 to a semiconductor substrate.例文帳に追加

ＰＭＯＳトランジスタＰ１，Ｐ２がＯＮ，ＯＦＦ状態の場合、記憶端子ＮａはＰＭＯＳトランジスタＰ１によって“Ｈ”の状態に、記憶端子ＮｂはＮＭＯＳトランジスタＮ２のゲートから半導体基板に抜けるゲートリーク電流によって論理的に“Ｌ”の状態を保つことができる。 - 特許庁

When the transistor M1 is conducted, transistors M1 and M2 are operated in a saturation area by a bias circuit which is outputted by a voltage output circuit 1, and the current of the node N2 also flows in a route from a power line VDD via the transistors M1 and M2 and the switch SW2.例文帳に追加

トランジスタＭ１が導通すると、電圧出力回路１が出力するバイアス電圧によりトランジスタＭ１およびＭ２が飽和領域で動作し、ノードＮ２の電流は、電源線ＶＤＤからトランジスタＭ１、Ｍ２およびスイッチＳＷ２を介した経路にも流れる。 - 特許庁

A buffer circuit of a CMOS configuration is connected between an output node N2 of a flip-flop circuit of a CMOS configuration and a 2nd bit line BL_R for reading data, and also a pair of control nodes N5, N6 of the buffer circuit is connected to a pair of word lines WL, /WL, respectively.例文帳に追加

ＣＭＯＳ構成のフリップフロップ回路の出力節点Ｎ２とデータ読み出し用の第２ビット線ＢＬ＿Ｒとの間にＣＭＯＳ構成のバッファ回路を接続するとともに、バッファ回路の一対の制御節点Ｎ５，Ｎ６を一対のワード線ＷＬ，／ＷＬにそれぞれ接続する。 - 特許庁

In general formula (I), M^1a, M^1b, M^2a and M^2b are each a bivalent group containing at least one substituted or unsubstituted aromatic ring; n1 and n2 are each 0 or 1; R^1 and R^2 are each a hydrogen atom or a substituent group; and X is a substituent group.例文帳に追加

一般式（Ｉ）中、Ｍ^1a、Ｍ^1b、Ｍ^2a及びＭ^2bはそれぞれ、置換もしくは無置換の芳香族環を一以上含む２価の基であり；ｎ１及びｎ２はそれぞれ、０又は１であり；Ｒ^1及びＲ^2はそれぞれ、水素原子又は置換基を表し；Ｘは置換基を表す。 - 特許庁

A current-doubler rectifying circuit is formed in such a manner that a choke coil Lo1, a smoothing capacitor Co, and a rectifier diode Do1; and a choke coil Lo2, the smoothing capacitor Co, and a rectifier diode Do2 are respectively inserted in series between one end and the other of a secondary winding N2.例文帳に追加

２次巻線Ｎ２の一端と他端との間に、それぞれチョークコイルＬｏ１−平滑コンデンサＣｏ−整流ダイオードＤｏ１と、チョークコイルＬｏ２−平滑コンデンサＣｏ−整流ダイオードＤｏ２とが直列に挿入されるようにして、倍電流整流回路を形成する。 - 特許庁

During a sealing work of the electron gun, a round part of heat sealing part is photographed by a camera 22, and this shape is recognized by an image recognition part 23, and signals are sent to a mass flow controller 21 so that this place has a suitable roundness, and a flow rate of N2 gas sent into a bulb is always adjusted.例文帳に追加

電子銃を封止作業中、加熱封止部のネック２の丸み部分をカメラ２２で捉え、画像認識部２３でその形状を認識し、そこが適当な丸みをおびるように、マスフローコントローラ２１に信号を送り、バルブ内に送りこむＮ_２ガスの流量を常に調整する。 - 特許庁

The N2 pole forms magnetic field to suppress attraction of the developer to the outer peripheral surface in a middle area 42 located on a more upstream side in the rotating direction than the first area 40 and a more downstream side in the rotating direction than the second area 41.例文帳に追加

Ｎ２極は、第１領域４０よりも前記回転の方向の上流側且つ第２領域４１よりも前記回転の方向の下流側に位置する中間領域４２に対して、前記現像剤が前記外周面に引き付けられる事を抑制するための磁界を形成する。 - 特許庁

A conveying guide 25 and a conveying roller 27 are arranged between a transfer nip portion N1 formed by an intermediate transfer belt 8 and a transfer roller 9 and a fixing nip portion N2 formed by a fixing roller 23 and a pressure roller 24, and a paper conveying path 29 is formed between the conveying guide 25 and the conveying roller 27.例文帳に追加

中間転写ベルト８と転写ローラ９との転写ニップ部Ｎ１と、定着ローラ２３及び加圧ローラ２４の定着ニップ部Ｎ２との間には搬送ガイド２５と搬送コロ２７が配置されており、搬送ガイド２５と搬送コロ２７の間に用紙搬送路２９が形成されている。 - 特許庁

A deviation δQ between the detected value Qreal and the estimated value Qmodel(n2) is calculated (S113), and a difference between a characteristic stored in a hydraulic control signal calculating means 124 and an actual characteristic of the flow rare controlling means 50 is leaned and corrected based on the deviation δQ (S114).例文帳に追加

そして、この検出値Ｑ_realとこの推定値Ｑ_model(ｎ２)との偏差δＱを算出し（Ｓ１１３）、油圧制御信号算出手段１２４に記憶されている特性と実際の流量制御手段５０の特性との間の特性差を、この偏差δＱに基づいて学習補正する（Ｓ１１４）。 - 特許庁

A node connecting the drains of the PMOS transistor P1 and the NMOS transistor N1 serves as an input, a node connecting the drains of the PMOS transistor P2 and the NMOS transistor N2 also serves as an inpt, and AC voltage signals are inputted to these inputs.例文帳に追加

そして、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１のドレイン同士を接続するノードを入力とし、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２のドレイン同士を接続するノードも入力としており、これらの入力に対して交流電圧信号が入力される。 - 特許庁

The secondary-side circuit has a secondary-side inductor Lo and a secondary-side smoothing capacitor Co for obtaining an output DC voltage Eo by converting AC power, and also comprises a secondary-side output DC voltage generation means which is formed so as to step down a voltage generated at a secondary winding N2.例文帳に追加

そして、２次側回路は、交流電力を変換して出力直流電圧Ｅｏを得るために、２次側インダクタＬｏと２次側平滑コンデンサＣｏとを有して、２次巻線Ｎ２に生ずる電圧を降圧するように形成される２次側出力直流電圧生成手段を具備した。 - 特許庁

A second conductivity type semiconductor region 101 where a channel of an NMOS transistor included in a logic circuit block 202 is formed is lower in P type concentration than a second conductivity type semiconductor region 101 where channels of N-type (driving) transistors N1 and N2 in an SRM block 201 are formed.例文帳に追加

論理回路ブロック２０２に含まれるＮＭＯＳトランジスタのチャネルが形成される第２導電型半導体領域１０１のＰ型濃度が、ＳＲＡＭブロック２０１内のＮ型の（駆動）トランジスタＮ１,Ｎ２のチャネルが形成される第２導電型半導体領域１０１のＰ型濃度より低い。 - 特許庁

A static electricity protective circuit Q is constituted by connecting a first NMOS transistor Q1 having a first threshold voltage, and a second NMOS transistor Q2 having a second threshold voltage lower than the first threshold voltage in parallel between a power supply terminal N1 and a ground terminal N2.例文帳に追加

電源端子Ｎ１と接地端子Ｎ２の間に、第１の閾値電圧を有する第１のＮＭＯＳトランジスタＱ１と、前記第１の閾値電圧よりも低い第２の閾値電圧を有する第２のＮＭＯＳトランジスタＱ２とを並列に接続して構成された静電気保護回路Ｑを有する。 - 特許庁

A high voltage side conductive member 30 electrically connecting a high voltage end 13 of the secondary coil N2 and the inside electrode 43 together is formed by insertion molding in the core holder 20 while embedding the base part of a fixing piece 30a for connecting the inside electrode 43 into a terminal holding piece 26.例文帳に追加

そして、２次巻線Ｎ２の高圧端１３と内側電極４３との間を電気的に接続する高圧側導電部材３０は、内側電極４３が接続される固定片３０ａの基部を端子保持片２６に埋設する形で、コアホルダ２０にインサート成形されている。 - 特許庁

A wafer 50 for a lid substrate includes: a product region 50c in which a large number of recesses 3a for cavities are formed; and a linearly set recess 3a non-forming region N2 which extends along a radial direction in the product region 50c.例文帳に追加

リッド基板用ウエハ５０は、キャビティ用の凹部３ａが多数個形成された製品領域５０ｃと、製品領域５０ｃにおいて、製品領域５０ｃを径方向に沿って延在する直線状に設定された凹部３ａの非形成領域Ｎ２と、を有していることを特徴とする。 - 特許庁

If the external terminal 10 switches the bearer from an IMT-2000 network N1 to a radio LAN N2 when downloading, the communication between the contents server 80 and a TCP/IP network N4 is maintained and the contents sent to the TCP/IP network N4 after switching the bearer is once stored in a proxy server 70.例文帳に追加

ダウンロード中に、外部端末１０が、ＩＭＴ−２０００網Ｎ１から無線ＬＡＮ Ｎ２にベアラを切り替えても、コンテンツサーバ８０とＴＣＰ／ＩＰ網Ｎ４との間の通信は維持され、ベアラ切替え後にＴＣＰ／ＩＰ網Ｎ４に送信されたコンテンツは、プロキシサーバ７０に一旦蓄積される。 - 特許庁

In a fine adjustment process after performing a wafer testing process, either the fuse T13 or the fuse T14 is disconnected, the output terminal 3 is connected to the node N1 or N2, and either or both of the fuses T11, T12 are disconnected to carry out fine adjustment of the voltage of the output terminal 3.例文帳に追加

ウエハテスト工程を行なった後、微調整工程においてヒューズＴ１３，Ｔ１４のいずれか一方を切断して出力端子３を端子Ｎ１又はＮ２に接続し、さらにヒューズＴ１１，Ｔ１２のいずれか一方又は両方を切断して出力端子３の電圧を微調整する。 - 特許庁

As the reduced rotating speed, a lower limit threshold value N1 in stopping, a rotating speed Na approximately in proportion to the output of an accelerator position sensor, a rotating speed Nb approximately in inverse proportion to the output of a throttle position sensor, or a default threshold value rotating speed N2 is selected to perform various evacuation traveling.例文帳に追加

抑制回転速度は停車時の下限閾値Ｎ１、アクセルポジションセンサの出力に略比例した回転速度Ｎａ、スロットルポジションセンサの出力に略反比例した回転速度Ｎｂまたはデフォルト閾値回転速度Ｎ２が選択され、多様な退避走行ができる。 - 特許庁

A data line voltage in accordance with stored data of the selection memory cell is transmitted to the node N1 by the switch circuit 110, a data line voltage when the selection memory cell stores '1' data is transmitted to the node N2, and a data line voltage when the selection memory cell stores '0' data is transmitted to the node N3.例文帳に追加

スイッチ回路１１０によって、ノードＮ１へは、選択メモリセルの記憶データに応じたデータ線電圧が伝達され、ノードＮ２へは、選択メモリセルが“１”データを記憶したときのデータ線電圧が伝達され、ノードＮ３へは、選択メモリセルが“０”データを記憶したときのデータ線電圧が伝達される。 - 特許庁

In this state, when none of a plurality of pieces D0-D2 of data is selected by selection signals S0-S2, the first node N1 becomes H, so that the electric charge of the second node N2 is discharged and the output signal Q comes into a condition of malfunctioning to the L level.例文帳に追加

この状態において、選択信号Ｓ０〜Ｓ２によって複数のデータＤ０〜Ｄ２の何れもが選択されなくなった際には、第１ノードＮ１がＨとなり、前記第２ノードＮ２は、その電荷が放電されて、出力信号ＱはＬレベルに誤動作する状況となる。 - 特許庁

The code n2 is an integer satisfying the valence of M.例文帳に追加

ＭＸ_ｎ２ ・・・ （２）（式中のＭは亜鉛、ジルコニウムまたはチタンであり、酸素原子、アルコキシ基、フェノキシ基、アシルオキシ基、であり、ｎ２が２以上の場合はＸで示される複数の基は互いに同一でも異なっていてもよく、またＸで示される基は互いに結合して環を形成していてもよい。ｎ２はＭの価数を満たす整数である。） - 特許庁

In this integrated circuit device, the variable delay circuit inside the DLL circuit is omitted, instead a first reference clock N2 is generated by frequency-dividing a real clock N1 instead and a second reference clock N5 is generated by frequency-dividing timing signals N4 generated from the variable delay circuit 2 where the real clock passes through.例文帳に追加

ＤＬＬ回路内の可変遅延回路を省略し、代わりにリアルクロックＮ１を分周して第１の基準クロックＮ２を生成し、該リアルクロックが通過する可変遅延回路２から生成されるタイミング信号Ｎ４を分周して第２の基準クロックＮ５を生成する。 - 特許庁

When the rotating speed N1 of the motor generator being thus rotated exceeds a predetermined allowable rotating speed N1max, a rotating speed indication section 330 outputs such an operation command (rotation control) as to reduce the rotating speed N2 of the motor generator connected to the inverter device with no trouble.例文帳に追加

回転数指示部３３０は、連れ回されているモータジェネレータの回転数Ｎ１が所定許容回転数Ｎ１maxを超えたときに、異常でないインバータ装置に接続されたモータジェネレータの回転数Ｎ２を減少させるような運転指令（回転制御）を出力する。 - 特許庁

Between the drain of source tie type NMOS 11a, 11b at an amplifying section 10 being provided with input signals INP, INM and nodes N3, N2 being connected with PMOS 14a, 14b for load, NMOS 15a, 15b being turned on at the active time and turned off at the time of standby are inserted.例文帳に追加

入力信号ＩＮＰ，ＩＮＭが与えられる増幅部１０のソースタイ型のＮＭＯＳ１１ａ，１１ｂのドレインと、負荷用のＰＭＯＳ１４ａ，１４ｂが接続されるノードＮ３，Ｎ２との間に、アクティブ時にオンになり、スタンバイ時にオフとなるＮＭＯＳ１５ａ，１５ｂを挿入する。 - 特許庁

A primary winding coil N1 and a secondary winding coil N2 for transmitting main power are arranged on the second leg 14 to form a main transformer T1, and a primary winding coil N11 and a secondary winding coil N21 for transmitting a signal are arranged on the fourth leg 18 to form a transformer T2 for transmitting signal.例文帳に追加

第二の脚１４に、メインの電力を送る一次巻線コイルＮ１及び二次巻線コイルＮ２を配置してメイントランスＴ１を形成し、第四の脚１８に、信号伝達用の一次巻線コイルＮ１１及び二次巻線コイルＮ２１を配置して信号伝達用トランスＴ２を形成する。 - 特許庁

An output terminal of a second buffer circuit (103, 104, 107 and 108) is connected to respective gate terminals of a second PMOS transistor P2 and a second NMOS transistor N2, and an input terminal of the second buffer circuit (103, 104, 107 and 108) is connected to the end of the inductance element L1.例文帳に追加

第２ＰＭＯＳトランジスタＰ２および第２ＮＭＯＳトランジスタＮ２の各ゲート端子に第２バッファ回路（１０３，１０４，１０７，１０８）の出力端子を接続し、第２バッファ回路（１０３，１０４，１０７，１０８）の入力端子をインダクタンス素子Ｌ１の一端に接続する。 - 特許庁

That is, the 2nd temperature range T2 of the 2nd fixing part N2 where heat is absorbed by the cooling roll 37, is set to be a lower temperature range than a 1st temperature range T1 in a 1st fixing part N1 on an upstream side of the fixing part N.例文帳に追加

すなわち、冷却ローラ３７により熱が吸収される第２の定着部Ｎ２の第２の温度領域Ｔ２は、定着部Ｎの上流側にある第１の定着部Ｎ１における第１の温度領域Ｔ１よりも低い温度領域に設定されることになる。 - 特許庁

In this alarm system, information related to the affair is transmitted to a central management device 4 from an information terminal 4 via the Internet N2, and the information is transmitted to an alarm device 2 installed to an electric pole P installed on the periphery of the affair occurrence place via a dedicated network N1.例文帳に追加

事件に関する情報を情報端末４から、インターネットＮ２を介して中央管理装置３に送信し、この情報を、専用回線網Ｎ１を介して、事件発生場所の周辺に設置されている電柱Ｐに取り付けられている警報装置２に送信する。 - 特許庁

In this forming method of an Al wiring, a TiN film 4 which is nitrified by including N2 gas into process gas during the formation of the Ti film 2 on the semiconductor substrate 1 is formed on the Ti film 2, and thereafter the Al wiring film 3 is formed and made to reflow through the use of high- temperature sputtering.例文帳に追加

また、半導体基板１上へのＴｉ膜２の形成時にプロセスガスの中にＮ_2 ガスを混入して窒化させたＴｉＮ膜４をＴｉ膜２上に成膜させ、その後、Ａｌ配線膜３を高温スパッタリングを用いて成膜・リフローさせて成膜するＡｌ配線の形成方法である。 - 特許庁

When the air is diffused from the outlet 18, a flow N1 of the air from the outlet 18 is bent to the plate 20 side by means of a Coanda effect to become a flow N2 of the air gradually approaching a floor 22 ahead of the plate 20.例文帳に追加

循環流作成用空気吹き出し口１８から空気を吹き出すと、循環流作成用空気吹き出し口１８からの空気の流れＮ１はコアンダ効果によりガイド板２０側に曲げられ、ガイド板２０の先方において床２２に徐々に近づく空気の流れＮ２となる。 - 特許庁

A noise comparing circuit 13 inputs a noise power N1 inferred by a noise inferring circuit 11, compares this noise power N1 with an interference amount threshold value N2 applied from a packet communication circuit 1, and outputs this compared result N3 to a TPC bit generation circuit 14.例文帳に追加

雑音比較回路１３は、雑音推定回路１１により推定された雑音電力Ｎ１を入力し、この雑音電力Ｎ１とパケット通信回路１から与えられた干渉量閾値Ｎ２とを比較して、この比較結果Ｎ３をＴＰＣビット生成回路１４へ出力する。 - 特許庁

Between a node N1 as a first output section and a power source Vdd, PMOS transistors MP1 and Mp3 are interposed in parallel with each other and between a node N2 as a second output section and the power source Vdd, PMOS transistors MP2 and MP4 are interposed in parallel with each other.例文帳に追加

第１の出力部であるノードＮ１と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ１及びＭＰ３が互いに並列に介挿され、第２の出力部であるノードＮ２と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ２及びＭＰ４が互いに並列に介挿される。 - 特許庁

The voltage supplying circuit is constituted by using a starting circuit 10a and a band gap reference voltage circuit 20, and starting currents IST are supplied to a node n2 of the band gap reference voltage circuit 20 by the starting circuit 10a at the time of start so that the band gap reference voltage circuit 2 can be actually started.例文帳に追加

起動回路１０ａおよびバンドギャップ基準電圧回路２０を用いて電圧供給回路を構成し、起動時に起動回路１０ａによりバンドギャップ基準電圧回路２０のノードｎ２に起動電流Ｉ_STを供給し、当該バンドギャップ基準電圧回路２０を確実に起動させる。 - 特許庁

When receiving control circuit data and image data from a client 2 via a communication network N1 while transmission of the data to a designated destination is being instructed, the facsimile server transmits the received character data and image data to an instructed destination via a public channel network N2 or a mail server 3 connected to the communication network N1.例文帳に追加

クライアント２から通信ネットワークＮ１を介して、送信指示されて文字データと画像データとを受信したときには、受信した文字データと画像データとを、公衆回線網Ｎ２を介して指示された送信先に送信、あるいは、通信ネットワークＮ１に接続されるメールサーバ３に送信する。 - 特許庁

The generation time of a first timing corresponding to every operating cycle is shifted gradually to the string point side from the finish point side of the operating cycle in such a way that the interval between a second timing corresponding to every operating cycle and the first timing corresponding to a next operating cycle becomes the prescribed interval n2.例文帳に追加

個々の動作周期に対応する２番目のタイミングと、次の動作周期に対応する最初のタイミングとの間隔が上記の所定間隔ｎ２となるように、個々の動作周期に対応する最初のタイミングの発生時期を、動作周期の終点側から始点側へ徐々に移行させる。 - 特許庁

When a drive command signal changes from an H level to an L level, transistors Q18, Q17 are turned on and a voltage Vn2 at a node n2 having increased up to a boosting voltage Vcp is decreased to a Zener voltage Vz of a Zener diode D11 by using a level VL of a load terminal 20 as a reference level.例文帳に追加

駆動指令信号ＳａがＨからＬに変化すると、トランジスタＱ１８、Ｑ１７がオンとなり、昇圧電圧Ｖcpにまで上昇していたノードｎ２の電圧Ｖn2は、負荷端子２０の電位ＶL を基準電位としてツェナーダイオードＤ１１のツェナー電圧Ｖｚにまで低下する。 - 特許庁

The light made incident at the angle above the total reflection threshold angle θa exhibits the characteristics similar to those when the refractive index n2 of the light absorption material is set equal to the refractive index n1 of the light transparent material and does not influence the threshold visual field angle θmax=sin-1[n1*sin{tan-1(h/t)}].例文帳に追加

全反射限界角θａ以上の角度で入射する光については、光吸収材料の屈折率ｎ２を光透過材料の屈折率ｎ１と等しく設定した場合と同様な特性を示し、限界視野角θmax＝sin^-1[n1*sin{tan^-^1(h/t)}]に影響することもない。 - 特許庁

For the connection of terminals on line side for every phase, in condition that at least two or more continuous winding coil terminals are bundled, they are joined together by connector terminals 21, 22, and 23, and for the connection of terminals on neutral point side, the crossovers 31 of the continuous winding coils are joined together by members N1, N2, and N3 for connection.例文帳に追加

各相毎のライン側端子の接続は少なくとも２本以上の連続巻コイル端末を束ねた状態で接続端子２１，２２，２３により接合し、中性点側端子の接続は連続巻コイルの渡り線３１を接続用部材Ｎ１，Ｎ２，Ｎ３で接合している。 - 特許庁

During a normal operation, a first control signal is set to a Low, a second control signal is set to a High, a memory cell section 100 is separated from a power supply section and a GND, an action nTFT (N2) is turned on, video signals are transmitted to a liquid crystal section 200 and dynamic video is displayed in full color.例文帳に追加

通常動作時は、第１制御信号をＬｏｗ、第２制御信号をＨｉｇｈとし、メモリセル部１００を電源部ＶＤ１，ＧＮＤから切り離して、動作ｎＴＦＴ（Ｎ２）をオン状態として映像信号を液晶部２００に伝えてフルカラーで動映像を具現する。 - 特許庁

Consequently, when the tip of the rough noodle strip n1 is moved to the lower position of the rough noodle strip rolling roll 12, formation of rough noodle strip n2 by the right rough noodle strip rolling roll 12 is started, the tips of the two rough noodle strips n1 and 21 are arranged and transported to a noodle strip rolling roll 16 side.例文帳に追加

これにより、荒麺帯ｎ１の先端が右側の荒麺帯圧延ロール１２の下方位置まで移動すると、右側の荒麺帯圧延ロール１２による荒麺帯ｎ２の形成が開始し、２枚の荒麺帯ｎ１、ｎ２の先端が揃いって麺帯圧延ロール１６側に搬送されていく。 - 特許庁

That is to say, as the range of the inclined angle θt of the respective regions n1, n2 in the scattering anisotropic film 13 (10°<&verbar;θt&verbar;<60°) is adapted to a normal range of an incident angle θ in (15°-60°), incident light with the normal range of the incident angle θ in is excellently scattered.例文帳に追加

すなわち、散乱異方性フィルム１３内の各領域ｎ１，ｎ２の傾斜角θｔの範囲（１０°＜｜θｔ｜＜６０°）を通常の入射角θinの範囲（１５°〜６０°）に適合させたので、通常の入射角θinの範囲内で入射する入射光を良好に散乱することができる。 - 特許庁

If not determined as the focus error signal S, an output waveform from the signal generating section 9 is evaluated before correcting the first threshold N1 into a third threshold N3 and the second threshold N2 into a fourth threshold N4 to make the determination of the focus error signal S again.例文帳に追加

この判断でフォーカスエラー信号Ｓと判断されない場合は、第１しきい値Ｎ１を第３しきい値Ｎ３に、第２しきい値Ｎ２を第４しきい値Ｎ４に補正して再度フォーカスエラー信号Ｓの判断をする前に、信号生成部９からの出力の波形を評価する。 - 特許庁

When the output voltage Vo exceeds the target voltage, the potential of the output node N1 is increased, and when the output voltage Vo reaches an overshoot voltage equivalent to the offset voltage of the comparator 30, an output node N2 of the comparator 39 is turned to an L level, and a transistor Q35 turns on.例文帳に追加

出力電圧Ｖｏが目標電圧を超えると出力ノードＮ１の電位が上昇し、さらに出力電圧Ｖｏがコンパレータ３０の持つオフセット電圧に相当するオーバーシュート電圧に達すると、コンパレータ３０の出力ノードＮ２がＬレベルとなりトランジスタＱ３５がオンする。 - 特許庁