「p-n junction」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Each of the plurality of regions 15a includes a p-type semiconductor layer 16 formed on the active layer 12 and an n-type semiconductor layer 17 formed on the p-type semiconductor layer 16, and the p-type semiconductor layer 16 and the n-type semiconductor layer 17 mutually constitute a tunnel junction.例文帳に追加

複数の領域１５ａのそれぞれは、活性層１２上に設けられたｐ型半導体層１６と、ｐ型半導体層１６上に設けられたｎ型半導体層１７とを含み、ｐ型半導体層１６及びｎ型半導体層１７が互いにトンネル接合を構成する。 - 特許庁

In a solar cell made of semiconductor Si having a p-n junction, Si layers 3 and 4 forming the p-n junction are formed in an insulation substrate 1 provided with a plurality of through holes 1a, and the front and rear sides of the substrate 1 are electrically connected with each other by means of Si parts buried in the through holes 1a.例文帳に追加

半導体Ｓｉのｐｎ接合を有する太陽電池において、ｐｎ接合を構成するＳｉ層３、４が、複数の貫通穴１ａを有する絶縁性基板１に形成され、その基板１の表裏が貫通穴１ａに埋め込まれたＳｉ部を介して電気的に接続された構成とする。 - 特許庁

The semiconductor element 10 is formed into a Schottky type or p-n junction type or Schottky/p-n junction composite type horizontal diode structure which has a horizontal main conductive path in a conductive layer 1, and unit anodes 5u and unit cathode electrodes 2u that are adjacent to each other in horizontally integrated arrangement.例文帳に追加

半導体素子１０を、導電層１内において水平方向に主導通経路を有し、かつ、単位アノード部５ｕと単位カソード電極２ｕとを互いに隣接する形で横方向に集積化してなる、ショットキー型もしくはＰ−Ｎ接合型の、あるいはこれらが複合された横型ダイオード構造とする。 - 特許庁

A p-type diffusion layer 111a is formed on a surface part of the n-type epitaxial layer 104 being isolated from the p-type silicon substrate 101 and made a top gate of the junction field effect transistor 151.例文帳に追加

前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａを形成し、接合型電界効果トランジスタ１５１のトップゲートとする。 - 特許庁

A plurality of p-type impurity regions are disposed with equal spacing on the surface of an n-type semiconductor layer, and a first metal layer is provided to form an ohmic contact with the p-type impurity regions on the entire surface and to form a Schottky junction with the n-type semiconductor layer.例文帳に追加

ｎ型半導体層表面に複数のｐ型不純物領域と等距離で離間して配置し、全面にｐ型不純物領域とオーミック接合を形成し、ｎ型半導体層とショットキー接合を形成する第１金属層を設ける。 - 特許庁

On a n-type ZnO bulk single crystal substrate 10 formed into low resistance by doping a donor impurity, as a p-type layer 11, a semiconductor thin film composed of a ZnO-based compound, in which nitrogen is doped, is formed to make a p-n junction.例文帳に追加

ドナー不純物のドーピングによって低抵抗化したｎ形ＺｎＯバルク単結晶基板１０上に、ｐ形層１１として窒素をドープしたＺｎＯ系化合物からなる半導体薄膜を形成してｐｎ接合させている。 - 特許庁

In the protection film 20, a p-type semiconductor layer 21 and an n-type semiconductor layer 22 are laminated in this order from a side of the magnet element assembly 10, and a pn junction is formed between the p-type semiconductor layer 21 and the n-type semiconductor layer 22.例文帳に追加

保護膜２０はｐ型半導体層２１とｎ型半導体層２２とを磁石素体１０の側からこの順に積層しており、ｐ型半導体層２１とｎ型半導体層２２との間にはｐｎ接合が形成されている。 - 特許庁

In a peripheral high voltage breakdown section, a pn junction section by a p^+-type contact region 22 electrically connected to an emitter electrode 11 and an n^--type layer 1B is formed in a surface section of an n^--type layer 1B.例文帳に追加

外周耐圧部において、ｎ^-型層１Ｂの表層部に、エミッタ電極１１に電気的に接続されたｐ^+型コンタクト領域２２とｎ^-型層１Ｂとによるｐｎ接合部を有する構造とする。 - 特許庁

Consequently, light incident on a light-receiving element 10 is not transmitted through the N+ layer 16, but reaches a PN junction surface between a P-Sub layer 12 and the N-WELL layer 14 to excite electrons.例文帳に追加

これにより、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に到達し、電荷を励起させる - 特許庁

A semiconductor region 200 made into an n-type is formed on a post top of the Zener diode 20, and a p-n junction surface is formed between the semiconductor region 200 and an upper DBR layer 108.例文帳に追加

ツェナーダイオード２０のポスト頂部には、ｎ型化された半導体領域２００が形成されて、半導体領域２００と上部ＤＢＲ層１０８との間にＰＮ接合面が形成される。 - 特許庁

With the super-junction formed over the entire surface of the main surface 1a of the n+ type substrate 1, the super-junction is formed surely under a p-type base region 5 and n-type source region 6, even if the super-junction formation position deviates due to dislocation of a mask, etc., providing surely an MOSFET with withstand voltage.例文帳に追加

このように、スーパージャンクションがｎ^+型基板１の主表面１ａ全面に形成されるようにすれば、マスクずれ等によってスーパージャンクションの形成位置がずれても、必ずｐ型ベース領域５やｎ型ソース領域６の下にスーパージャンクションが形成されるため、確実にＭＯＳＦＥＴの耐圧を得ることができる。 - 特許庁

In addition, the concentration of the center 221 is higher than that of a side 222 close to a junction surface with the p-type semiconductor area 210 of the parallel pn junction layer 2, with respect to an impurity concentration in the horizontal direction in the n-type semiconductor area 220.例文帳に追加

また、ｎ型半導体領域２２０内の横方向の不純物濃度に関しても、中央部２２１の濃度を、ｐ型半導体領域２１０との接合面に近い側部２２２の濃度よりも高くする。 - 特許庁

To realize a defective junction detecting method, which can accurately detect a defective location in a p-n junction in a semiconductor device and can avoid etching of an impurity inlet region by the defective detection.例文帳に追加

半導体装置中のｐｎ接合不良個所を精確に検出し、かつ、検出によって不純物導入領域をエッチングしてしまわない、接合不良の検出方法を実現することを目的とする。 - 特許庁

The multi-beam semiconductor laser element provided with a plurality of laser stripes can be formed by bonding the p-side electrode and the first junction electrode, bonding the n-side electrode and the second junction electrode and mounting the semiconductor laser elements on the submount by a junction-down system.例文帳に追加

ｐ側電極と第１接合電極とを、ｎ側電極と第２接合電極とを接合し、ジャンクションダウン方式で半導体レーザ素子をサブマウントにマウントすることにより、複数個のレーザストライプを備えたマルチビーム半導体レーザ素子を形成することができる。 - 特許庁

As a result, since a junction area of a PN junction between the N-type drain regions 4A and 4B and source regions 5A and 5B and P-type base regions 7A and 7B is reduced compared with the conventional art, an output capacitance Coss generated at the PN junction can be reduced.例文帳に追加

その結果、Ｎ型のドレイン領域４Ａ，４Ｂ及びソース領域５Ａ，５ＢとＰ型のベース領域７Ａ，７ＢとのＰＮ接合の接合面積が従来よりも減少するので、当該ＰＮ接合に生じる出力容量Cossの低下を図ることができる。 - 特許庁

A first and a second branch circuit 1, 2 of the switchgear cell for switching n switching voltage levels, where n=5, 7, 9, ..., is specified, includes n-1 series-connected power semiconductor switches and p=n-2 power semiconductor switch junction points between the series-connected power semiconductor switches of each branch circuit 1, 2.例文帳に追加

ｎ＝５、７、９，．．．，であるｎ個の電圧レベルを切り換えるスイッチギアセルの第１及び第２の分岐回路１、２は、ｎ−１の直列接続された電力半導体スイッチと、直列接続された電力半導体スイッチ間のｐ＝ｎ−２電力半導体スイッチ接合点を有している。 - 特許庁

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode.例文帳に追加

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。 - 特許庁

A sub-collector layer 9, an n-GaAs collector layer 3, a p-GaAs base layer 4, an n-InGaP or n-AlGaAs emitter layer 5, an n-GaAs emitter cap layer 6, an n-InGaAs graded emitter cap layer 7 and an n-InGaAs emitter cap layer 8 are sequentially formed on a GaAs substrate 1 to constitute a hetero-junction bipolar transistor.例文帳に追加

ＧａＡｓ基板１上に、サブコレクタ層９、ｎ−ＧａＡｓコレクタ層３、ｐ−ＧａＡｓベース層４、ｎ−ＩｎＧａＰ又はｎ−ＡｌＧａＡｓエミッタ層５、ｎ−ＧａＡｓエミッタキャップ層６、ｎ−ＩｎＧａＡｓグレーデッドエミッタキャップ層７、及びｎ−ＩｎＧａＡｓエミッタキャップ層８が順次形成してヘテロ接合バイポーラトランジスタを構成する。 - 特許庁

In the thin-film semiconductor epitaxial substrate 1 having an n+GaAs layer 4 for composing a p-n junction, and a p+GaAs layer 8, an i-InGap layer 5 having a bandgap that is larger than that of the n+GaAs layer 4 is provided on a surface 4a of the n+GaAs layer 4, thus improving reverse withstand voltage characteristics.例文帳に追加

ｐｎ接合を構成するためのｎ^+ ＧａＡｓ層４とｐ^+ ＧａＡｓ層８とを備えた薄膜半導体エピタキシャル基板１において、ｎ^+ ＧａＡｓ層４の面４ａに、ｎ^+ ＧａＡｓ層４のバンドギャップ値よりも大きいバンドギャップ値を有するｉ−ＩｎＧａＰ層５を設けることにより、逆方向耐圧電圧特性を改善した。 - 特許庁

A thermoelectric element comprises P type elements 3 made of a P type thermoelectric material, N type elements 4 made of an N type thermoelectric material, and two substrates 2 having metal electrodes 5 which can form pairs of PN junction by bonding these different kinds of element 3, 4 in pair.例文帳に追加

Ｐ型熱電材料からなるＰ型エレメント３と、Ｎ型熱電材料からなるＮ型エレメント４と、これら異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する２枚の基板２等、から構成されている。 - 特許庁

A p-type second well 23 and an n-type layer 24 in a stray diffusion layer type output circuit are formed in self-alignment ways to completely deplete the p-type second well 23 around the n-type layer 24 and eliminate the parasitic capacity around the peripheral part of the junction.例文帳に追加

浮遊拡散層型出力回路におけるｐ型第二ウエル２３とｎ型層２４を自己整合で形成することによって、ｐ型第二ウエル２３をｎ型層２４の周辺で完全に空乏化し接合周辺部分の寄生容量をなくした。 - 特許庁

The photodiode also comprises a region (4) which extends transversely relative to the planes of the layers, where the region (4) is in contact with the collection layer (2) and the confinement layer (3) and has a conductivity type opposite to the first conductivity type so as to form a p-n junction with the stack.例文帳に追加

そのフォトダイオードは、前記層の面に対して横断して延在する領域(4)も含み、前記領域はコレクション層(2)と閉じ込め層(3)に接触し、前記スタックとp-n接合を形成するために前記第1導電型と反対の導電型を有する。 - 特許庁

Thus, even when light is applied to the bidirectional Zener diode IZD, the light can be prevented from entering the p-n junction formed at the boundary between the n-type semiconductor region NR and the p-type semiconductor region PR from the inner wall of the trench TR.例文帳に追加

したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。 - 特許庁

Also, of a p-n junction formed of the p-type base layer 24 and an n-type emitter layer 25 in a contact region equipped with a base electrode is removed so that ineffective currents, without contribution to a bipolar transistor operation can be prevented from running between the emitter and base.例文帳に追加

また、ｐ型ベース層２４とｎ型エミッタ層２５とで形成されたｐｎ接合のうち、ベース電極が設けられるコンタクト領域のものを除去することによって、バイポーラトランジスタ動作に寄与しない無効な電流がエミッタ・ベース間に流れることを防止する。 - 特許庁

A P-N junction surface, made of the region 36 and the layer 33, is formed substantially in plane with the sidewall of the groove 34 of the region 36 side.例文帳に追加

Ｐ^−型ウェル領域３６と半導体層３３とからなるＰＮ接合面は、Ｐ^−型ウェル領域３６側の溝３４の側壁に略面一に形成されている。 - 特許庁

To provide a scanning capacitance microscope(SCM) with which a p-n junction position in a semiconductor sample can be specified with high detection sensitivity and to provide a measuring method using the SCM.例文帳に追加

半導体試料中のｐ−ｎ接合位置を高い検出感度で特定できる走査型容量顕微鏡（ＳＣＭ）とそれを用いた測定方法を提供する。 - 特許庁

The mask is removed, and then a conducting electrode 2 is formed to contact with the first part 17a of the now-exposed p-n junction 17, and this obtains a light emitting device 1.例文帳に追加

そして、マスクを除去したのち、露出するｐ−ｎ接合部１７の第一部分１７ａと接触するように通電電極２を形成し、発光素子１を得る。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which level difference of a surface layer of a parallel p-n junction is eliminated and variance in quality of a chip is suppressed as a result.例文帳に追加

トレンチ形成工程を有する半導体装置の製造方法において、並列ｐｎ構造の表面層の段差を解消し、チップの品質のばらつきを抑えること。 - 特許庁

To provide a laminated thin film element of p-n junction type having a high stability, less defects, and sufficient tight attachment, and a method of manufacturing the element.例文帳に追加

安定性が高く、欠陥の少ない、十分な密着性を有するｐ−ｎ接合型の積層薄膜素子および該素子の製造方法を提供することをその目的とする。 - 特許庁

To improve a breakdown voltage at the pn junction of a semiconductor device consisting of a semiconductor substrate having a p-type semiconductor region and an n-type semiconductor region.例文帳に追加

ｐ型半導体領域、ｎ型半導体領域を有する半導体基板から成る半導体素子のｐｎ接合部における耐圧性の向上を可能にする。 - 特許庁

The solar cell 10 includes a crystal Si layer 50 having p-n junction, and a semiconductor layer 60 formed on a first principal plane 50as of the crystal Si layer 50.例文帳に追加

、太陽電池１０は、ｐｎ接合を有する結晶Ｓｉ層５０と、結晶Ｓｉ層５０の第１主面５０ａｓ上に形成された半導体層６０とを備える。 - 特許庁

To provide a manufacturing method of a p-n junction element in nano scale or semiconductor element of nano scale such as CMOS, by utilizing nano particles with no mask or fine pattern.例文帳に追加

マスクや微細パターンなしにナノ粒子を利用し、ナノスケールのｐ−ｎ接合素子またはＣＭＯＳのようなナノスケールの半導体素子の製造方法を提供する。 - 特許庁

Moreover, the trench groove GRV is filled with a light-shielding member so that light can be prevented from impinging on the p-n junction formed on the inside surface of the trench groove GRV.例文帳に追加

更に、上記トレンチ溝ＧＲＶに遮光部材が埋め込まれることで、トレンチ溝ＧＲＶ内面に形成されたｐｎ接合部への光の入射を防止できる。 - 特許庁

To provide an n type buffer layer for hetero junction satisfactory in joint property and stable in characteristics on a light absorbing layer configured of a p type compound semiconductor.例文帳に追加

ｐ型化合物半導体からなる光吸収層の上に、接合性の良い特性の安定したヘテロ接合のためのｎ型のバッファ層を設けるようにする。 - 特許庁

When the difference of a signal line 2 voltage and the bias voltage VC becomes higher than the P-N junction built-in voltage of the clamp element 5, the clamp element is made conductive and clamps overshoot/ undershoot voltages.例文帳に追加

信号線（２）とバイアス電圧（ＶＣ）の差が、クランプ素子（５）のＰＮ接合ビルトイン電圧よりも高くなるとクランプ素子が導通し、オーバーシュート／アンダーシュート電圧をクランプする。 - 特許庁

The impurity region IM1 is arranged beneath the back gate region BG with the epitaxial layer EP sandwiched, forms p-n junction with the epitaxial layer EP, and is the second conductivity type one.例文帳に追加

不純物領域ＩＭ１はエピタキシャル層ＥＰを挟んでバックゲート領域ＢＧの下に位置し、かつエピタキシャル層ＥＰとｐｎ接合を構成し、第２導電型である。 - 特許庁

In power MOSFET 101, a super junction structure where n-pillar layers 3 and p-pillar layers 4 are periodically arranged is formed in a semiconductor substrate 20.例文帳に追加

パワーＭＯＳＦＥＴ１０１において、半導体基板２０内に、ｎピラー層３及びｐピラー層４が周期的に配列されたスーパージャンクション構造を形成する。 - 特許庁

In this manner, the p-conductive silicon substrate 70 is joined to the n-conductive carbon nanowall 73 for forming a pn junction, and the photovoltaic element is formed.例文帳に追加

このようにして、ｐ伝導型シリコン基板７０とｎ伝導型カーボンナノウォール７３との接合によりｐｎ接合を形成して、光起電力素子を形成した。 - 特許庁

The input protective circuit is constituted of one p-n junction diode 20, whose one end is connected to the input signal line 14, and other end is connected to a ground potential VSS.例文帳に追加

入力保護回路は、一端が入力信号線１４に接続し他端が接地電位Ｖ__ssに接続する、一つのｐｎ接合ダイオード２０から構成されている。 - 特許庁

The method is used, thus diffusing a sufficient amount of dopant onto the semiconductor substrate, hence improving the p-n junction characteristics in the solar cell.例文帳に追加

かかる製造方法を用いることで、導体基板に十分量のドーパントを拡散させることが可能となり、太陽電池のｐ-ｎ接合特性を向上できる。 - 特許庁

Accordingly, a capacitance value of the pn junction area may become lower than that of the convention method in which the n-type impurity diffusing layer is provided in direct on the surface of the p-type semiconductor substrate.例文帳に追加

したがって、Ｎ型不純物拡散層をＰ型半導体基板の表面に直接設けていた従来に比べ、ＰＮ接合部の容量値が小さくなる。 - 特許庁

The photodiode 1 has a structure in which a variable region is not present at the periphery of a photosensitive region 1a because a p-n junction is formed up to the inside of a trench groove GRV.例文帳に追加

このホトダイオード１によれば、トレンチ溝ＧＲＶの内面まで、ｐｎ接合部が形成されているので、光感応領域１ａの周縁に変動領域がない。 - 特許庁

Because the p-n junction J5 exists in the position that is apart from isolation bodies 41, 42 and thus has very little crystal defects, the leakage current at this position is very small.例文帳に追加

ｐｎ接合Ｊ５は分離体４１，４２と離れ、従って結晶欠陥が非常に小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。 - 特許庁

The third activation treatment is carried out under the condition that the impurity concentration distribution gradient of the P-N junction be steeper than that of the first impurity diffusion region.例文帳に追加

そのｐｎ接合部における不純物濃度分布勾配が、第１の不純物拡散領域よりも急峻になる条件で第３の活性化処理を行う。 - 特許庁

In a power MOSFET 21, a super-junction structure where an n-pillar layer 3 and a p pillar layer 4 are periodically arranged is formed in a semiconductor substrate 19.例文帳に追加

パワーＭＯＳＦＥＴ２１において、半導体基板１９内に、ｎピラー層３及びｐピラー層４が周期的に配列されたスーパージャンクション構造を形成する。 - 特許庁