「p-n junction」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The VCSEL device 10 has a tunnel junction 17 between an n-type lower DBR mirror 12 and an n-type upper DBR mirror 19, and the tunnel junction 17 has a quantum dot layer 32 of 2.5 mono layer thickness between a p^+-GaAs layer 31 and an n^+-InGaAs layer 33.例文帳に追加

ＶＣＳＥＬ素子１０は、ｎ型下部ＤＢＲミラー１２とｎ型上部ＤＢＲミラー１９との間にトンネル接合１７を有し、トンネル接合１７は、ｐ^+−ＧａＡｓ層３１とｎ^+−ＩｎＧａＡｓ層３３との間に２．５モノレーヤ厚みの量子ドット層３２を有する。 - 特許庁

Thus, a pn junction between the n well 1 and the p^+ diffusion region 2 and that between the n well 1 and the p^+ diffusion region 3 operate as the pn varactor whose capacitance changes by the control voltage VT.例文帳に追加

これにより，ｎウェル１とｐ^+ 拡散領域２との間のｐｎ接合と，ｎウェル１とｐ^+ 拡散領域３との間のｐｎ接合とがともに，制御電圧ＶＴによりキャパシティが変化するｐｎバラクタとして動作する。 - 特許庁

In a vertical MOSFET composed of a cell portion and a termination portion, a super-junction structure in which an n pillar layer 3 and a p pillar layer 4 are provided in the cell portion and n pillar layers 21 and p pillar layers 22 are provided in the termination portion is formed.例文帳に追加

セル部及び終端部からなる縦型ＭＯＳＦＥＴにおいて、セル部にｎピラー層３及びｐピラー層４を設け、終端部にｎピラー層２１及びｐピラー層２２を設けたスーパージャンクション構造を形成する。 - 特許庁

In a desired logic circuit provided to a semiconductor device which is constituted as a logic product, a P-N junction is constituted by providing a p+-area 12 in the n+-area 10 of the logic circuit on the power source side.例文帳に追加

例えば、ロジック製品としての半導体装置が有する所望のロジック回路において、その電源側のｎ^+領域１０にｐ^+領域１２を備え、これらｎ^+領域１０とｐ^+領域１２とでＰＮ接合部を構成する。 - 特許庁

This element has a structure, where a stacked matter S which contains a p-n junction structure and is constituted of a GaN crystal layer is formed on a crystal substrate 1 and a p-type side electrode Q1 and an n-type side electrode Q2 are formed on the stacked matter.例文帳に追加

結晶基板１上に、ｐｎ接合構造を含みＧａＮ系結晶層からなる積層体Ｓを形成し、これにｐ型側電極Ｑ１、ｎ型側電極Ｑ２を形成した構造を有する受光素子。 - 特許庁

The pn junction diode 22a for temperature detection is formed with an n-type diffusion layer 21 formed in the p-type diffusion layer 20 as a cathode region, and a P^+ diffusion layer 19b formed in the n-type diffusion layer 21 as an anode region.例文帳に追加

温度検出用ＰＮ接合ダイオード２２ａは、Ｐ型拡散層２０内に形成されるＮ型拡散層２１をカソード領域とし、Ｎ型拡散層２１内に形成されるＰ＋拡散層１９ｂをアノード領域とする。 - 特許庁

A hetero-junction element 100 in one embodiment of the present invention is made of an inorganic semiconductor material and consists of a p-type layer 1, an n-type layer 2, and an alternate hetero-junction layer 5.例文帳に追加

本発明の一実施例に係るヘテロ接合素子１００は、無機半導体材料により構成されており、ｐ型層１、ｎ型層２、および交互ヘテロ接合層５により構成されている。 - 特許庁

SEMICONDUCTOR DEVICE, METHOD OF FORMING ASYMMETRIC P/N JUNCTION FOR FET DEVICE, AND METHOD OF FORMING FET DEVICE (ASYMMETRIC SOURCE/DRAIN JUNCTION FOR LOW-POWER SILICON-ON-INSULATOR DEVICE)例文帳に追加

半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） - 特許庁

To provide an element isolation structure for semiconductor device which can suppress the occurrence of parasitic transistors, while the breakdown voltage is secured in a junction and trench isolation structure combining the P-N junction isolation and trench insulating isolation.例文帳に追加

ＰＮ接合分離とトレンチ絶縁分離を組み合わせた接合・トレンチ分離構造において、耐圧を確保しつつ寄生トランジスタ動作を抑制できる半導体装置の素子分離構造を提供する。 - 特許庁

The trenches 29 are formed in a depth of (b), which is shallower than the deepest junction depth (a) of the channel layer 26, and the trenches 29 are formed so as to be in contact with a p-n junction of the channel layer 26.例文帳に追加

チャネル層２６の最も深い接合深さａよりもトレンチ２９の深さ寸法ｂを浅く形成し、トレンチ２９は側面でチャネル層２６のｐｎ接合と接するように形成する。 - 特許庁

A III-V compound semiconductor junction layer which forms a p-n junction is provided in the area immediately below the pedestal electrode and ohmic electrodes are dispersedly arranged in the open light emitting area.例文帳に追加

台座電極の直下の領域にｐｎ接合を形成するＩＩＩ−Ｖ族化合物半導体接合層を設置し、且つ、開放発光領域にオーミック性電極を分散させて敷設する。 - 特許庁

To enlarge the area of pn junction interface by preventing the short circuit between an n-electrode and a p-type nitride semiconductor layer and reducing the area of occupation of the n-electrode, in a pn junction type nitride semiconductor element made on an insulating substrate.例文帳に追加

絶縁基板上に形成されたｐｎ接合型窒化物半導体素子において、ｎ電極とｐ型窒化物半導体層の短絡を防止すると共にｎ電極の占有面積を減少することにより、ｐｎ接合界面の面積を広げる。 - 特許庁

The n-type high-density region HR has higher n-type impurity density than the n^- epitaxial layer EP, is disposed between the p-type back gate region BG and n-type drain region DR, and has peak density at a deeper position from the principal surface 12 than a pn junction portion of the p-type back gate region BG and n^+ source region SR.例文帳に追加

ｎ型高濃度領域ＨＲは、ｎ^-エピタキシャル層ＥＰよりも高いｎ型不純物濃度を有し、ｐ型バックゲート領域ＢＧとｎ型ドレイン領域ＤＲとの間に位置し、かつｐ型バックゲート領域ＢＧとｎ^+ソース領域ＳＲとのｐｎ接合部よりも主表面１２から深い位置にピーク濃度を有している。 - 特許庁

Since a p-type film or an n-type film is formed in the gaps at the time of fitting, a more rigid and electrically stable repetitive pn junction is formed.例文帳に追加

これにより、嵌合時の間隙にｐ形膜或いはｎ形膜が成膜され、より強固な又電気的に安定した繰り返しｐｎ接合が形成される。 - 特許庁

To reduce an area for elements, while an area for P-N junction is enlarged, when a diode structure is formed on a comparatively thin polycrystal line silicon layer.例文帳に追加

比較的薄い多結晶シリコン層上にダイオード構造を形成する場合に、ＰＮ接合の面積を大きくしながら、素子面積を低減する。 - 特許庁

To improve energy conversion efficiency by preventing the destruction in the p-n junction part of a semiconductor substrate.例文帳に追加

半導体基板のｐｎ接合部における破壊を防止してエネルギー変換効率を向上させることのできる太陽電池の製造方法を提供する。 - 特許庁

To provide a semiconductor device which can suppress the parasitic capacitance low at a p-n junction and also changes due to applied voltages in the depletion layer width.例文帳に追加

ｐｎ接合における寄生容量を低く抑えつつ、印加電圧による空乏層幅の変化を抑制できる半導体装置を提供すること。 - 特許庁

To surely provide withstand voltage to a MOSFET by allowing a plurality of P-N junctions constituting a super-junction to be provided to an element part with sure.例文帳に追加

スーパージャンクションを構成する複数のＰＮ接合が素子部に確実に配置されるようにし、確実にＭＯＳＦＥＴの耐圧が得られるようにする。 - 特許庁

The light-receiving element is a lateral junction type photodiode, and an n-layer or a p-layer included in the light-receiving element is formed while overlapping with the first transistor.例文帳に追加

また、受光素子は横型接合タイプのフォトダイオードであり、受光素子が有するｎ層又はｐ層と、第１のトランジスタとが重なって形成されている。 - 特許庁

Consequently, the area of the p-n junction determining the source-drain dielectric strength is nearly the same as before and the output capacity of the MOS transistor does not increase.例文帳に追加

その結果、ソース・ドレイン間耐圧を決定するＰＮ接合の面積は、従来とほぼ同一となり、ＭＯＳトランジスタの出力容量は増加しない。 - 特許庁

An on-resistor of the pass transistor is replaced with a resistor R, while a P-N junction part of the pass transistor is replaced with capacitor C1 and C2 and diodes D1 and D2.例文帳に追加

パストランジスタのＯＮ抵抗を抵抗Ｒで置き換えるとともに、該パストランジスタのＰＮ接合部をコンデンサＣ１、Ｃ２およびダイオードＤ１、Ｄ２で置換する。 - 特許庁

In this design, not only a cell section but also a terminal section is provided with an electric charge compensation structure constituted of a RESURF pn junction pair of a p-layer 18 and n-layer 16.例文帳に追加

リサーフのＰ層１８およびＮ層１６のＰＮ接合対で構成される電荷補償構造をセル部のみならず、終端部にも持たせる。 - 特許庁

Upper surface layouts of an n-type region 2 and a p-type region 3 constituting a super junction structure are varied in a cell region and an outer peripheral region.例文帳に追加

スーパージャンクション構造を構成するｎ型領域２およびｐ型領域３の上面レイアウトをセル領域と外周領域とで異ならせる。 - 特許庁

As a result, a pn junction is formed at the interface between the p-type epitaxial layer PEpi2 and the n-type silicon substrate NSub so as to form a capacitor C1.例文帳に追加

これにより、Ｐ型エピタキシャル層ＰＥｐｉ２とＮ型シリコン基板ＮＳｕｂとの界面にｐｎ接合が形成され、キャパシタＣ１が形成される。 - 特許庁

Consequently, the diode 8 for antistatic protection will not turn on, and the penalty which is the exclusion time of a charge time of the diode for antistatic protection (p-n junction diode) is avoided.例文帳に追加

その結果、静電保護用ダイオード８はターンオンせず、静電保護用ダイオード（ｐｎ接合ダイオード）のチャージ時間の抜き去り時間というペナルティを免れる。 - 特許庁

In this manner, the n-conductive carbon nanowall 81 is joined to the p-conductive carbon nanowall 82 for forming a pn junction, and a diode is formed.例文帳に追加

このようにして、ｎ伝導型カーボンナノウォール８１とｐ伝導型カーボンナノウォール８２との接合によりｐｎ接合を形成して、ダイオードを形成した。 - 特許庁

An i-type a-Si layer 2 and a p-type a-Si layer 3 are deposited on the substrate 1 (an n-type silicon wafer), and a PIN junction is formed (a).例文帳に追加

基板１（ｎ型シリコンウエハ）上に、ｉ型ａ−Ｓｉ層２及びｐ型ａ−Ｓｉ層３を堆積させてｐｉ接ｎ合を作成する（ａ）。 - 特許庁

To provide a junction type group III nitride transistor configured to be fabricated without regrowing a p-type semiconductor and a low-concentration n-type semiconductor.例文帳に追加

ｐ型半導体および低濃度ｎ型半導体の再成長を行うことなく作製可能な構造を有する接合型III族窒化物トランジスタを提供する。 - 特許庁

To provide a technology for forming a shallow p-n junction of a depth, from the surface of a semiconductor substrate which is 10 nm or less, without decreasing the throughput.例文帳に追加

スループットを低下させずに、半導体基板の表面からの深さが１０ｎｍ以下の浅いｐｎ接合を形成することのできる技術を提供する。 - 特許庁

Various configurations of the PN junction and the N and P metal contacts for the ESD diode are described for increasing the breakdown voltage and for improving test conditions.例文帳に追加

破壊電圧を高め、試験条件を改良するための、ＥＳＤダイオード用のＰＮ接合部とＮ及びＰ金属接点の各種構成が記載されている。 - 特許庁

To inexpensively manufacture a p-n junction-type solar cell with high optoelectric conversion efficiency, using a crystal system semiconductor by reducing the number of the manufacturing processes.例文帳に追加

結晶系半導体を用いた光電変換効率の高いｐｎ接合型の太陽電池を、製造工程を少なくして安価に製造し得るようにする。 - 特許庁

In this way, the current flow reaching the light emitting section is controlled in the light emitting device 1 wherein the p-n junction 17 acts as the light emitting section.例文帳に追加

これにより、ｐ−ｎ接合部１７を発光部とする発光素子１において、発光部に至る通電電流の流れを制御することができる。 - 特許庁

Therefore, a drift layer to which a current is made to flow in an on state and depleted in an off state can be formed easily by using a parallel p-n junction layer.例文帳に追加

これにより、オン状態では電流を流し、オフ状態では空乏化するドリフト層を並列ｐｎ接合層によって容易に形成することができる。 - 特許庁

To form the p-n junction of a variable capacitance diode to be shallow, to sharpen the distribution of impurity concentration and to lower the impurity concentration.例文帳に追加

可変容量ダイオードのｐｎ接合を浅く形成して、不純物濃度の分布を急峻にするとともに不純物濃度を低くすることである。 - 特許庁

A multilayer film dopant diffusion barrier efficiently blocks diffusion of dopant but does not contribute to a parasitic p-n junction or parasitic capacity.例文帳に追加

多層膜ドーパント拡散バリヤは、ドーパントの拡散を効率的に阻止するが、寄生ｐｎ接合または寄生容量には貢献しないと開示されている。 - 特許庁

In one embodiment, back-to-back P-N junction diodes are formed by implanting ions in zones arranged among the adjacent transducer elements.例文帳に追加

１つの実施例において、隣接するトランスデューサ素子間に配置された区域にイオン注入することによりバックツーバックｐｎ接合ダイオードが形成される。 - 特許庁

An i-type amorphous silicon layer 2 and a p-type amorphous silicon layer 3 are formed on a substrate 1 composed of n-type silicon (a), and an nip junction is obtained (b).例文帳に追加

ｎ型シリコンからなる基板１上に（ａ）、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３を形成してｎｉｐ接合を得る（ｂ）。 - 特許庁

A p-type semiconductor region 11 is formed on one side of pn junction, and an n-type semiconductor region 12 is formed on the other side.例文帳に追加

ｐｎ接合の一方の側にはｐ型半導体領域１１が形成されており、他方の側にはｎ型半導体領域１２が形成されている。 - 特許庁

The substrate is thermally processed at a predetermined temperature to form a p-n junction by dispersing phosphorus from the film 2 and form an antireflection coating comprising the film 2.例文帳に追加

基板１を所定の温度で熱処理して、膜２からリンを拡散してｐｎ接合を形成するとともに、膜２からなる反射防止膜を形成する。 - 特許庁

A pin-junction is formed by laminating an i-type hydrogenated amorphous silicon layer 2 and a p-type hydrogenated amorphous silicon layer 3 on an n-type silicon wafer 1.例文帳に追加

ｎ型のシリコンウェハ１に、ｉ型の水素化非晶質シリコン層２及びｐ型の水素化非晶質シリコン層３を積層して．ｐｉｎ接合を構成する。 - 特許庁

To make it possible to form an n-type region of a thyristor RAM formed by a PNPN junction by means of an epitaxial growth film in which phosphorus (P) is doped.例文帳に追加

ＰＮＰＮ接合で形成されるサイリスタＲＡＭのｎ型領域をリン（Ｐ）がドープされたエピタキシャル成長膜で形成することを可能にする。 - 特許庁

The aspect ratio of the trench 2 is greater than 1 and a pn junction of the n^+-silicon substrate 1 and the p-type silicon layer 3 is present inside the trench 2.例文帳に追加

トレンチ２はアスペクト比が「１」より大きく、トレンチ２の内面においてＮ^＋シリコン基板１とＰ型シリコン層３とのＰＮ接合を有している。 - 特許庁

A tunnel junction TJ is formed with the p-type III-V group compound semiconductor layer 18 and the n-type III-V group compound semiconductor 20.例文帳に追加

ｐ型III−Ｖ族化合物半導体層１８とｎ型III−Ｖ族化合物半導体層２０とによってトンネル接合ＴＪが形成されている。 - 特許庁

A pn junction 15 composed of a p-channel organic semiconductor layer 12 and an n-channel organic semiconductor layer 14 is sandwiched between electrodes 16 and 18.例文帳に追加

電極１６，１８の間にｐ型有機半導体層１２とｎ型有機半導体層１４とからなるｐｎ接合１５が挟み込まれて形成されている。 - 特許庁

Since the p-n junction of the photodiode extends to the inner surface of the trench GRV, substantial light-receiving region can be widened.例文帳に追加

したがって、ホトダイオードのｐｎ接合がトレンチ溝ＧＲＶの内面に接触するまで延びることとなり、実質的な受光領域を広くすることができる。 - 特許庁