「selection test」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a test for confirming adhesion strength which enables the ready selection of an optimal adhesive corresponding to the material of a case housing.例文帳に追加

ケースハウジングの材質に応じた最適の接着剤を容易に選択できる接着強度の確認試験の提供。 - 特許庁

Then, an output selection picture following the picture quality adjusting picture for selecting main print and test print is displayed on the monitor 3.例文帳に追加

画質調整画面の次には、本プリントおよびテストプリントを選択させる出力選択画面をモニタ３に表示する。 - 特許庁

A selection signal sl3 is set in a test mode, and an output signal S24 is selected by a selector 26, and a pattern matching part 25 is by-passed.例文帳に追加

選択信号sl3はテストモードに設定され、セレクタ26で出力信号S24が選択され、パターンマッチング部25がバイパスされる。 - 特許庁

Even in the case of burn-in test for which the test signal T4 becomes 'H' level, concerning a redundant row selector circuit 2, the word line selection inhibit signal RDE becomes 'L' level, a redundant cell and a normal cell are simultaneously selected and the burn-in test is performed at the same time.例文帳に追加

テスト信号T4が「H」レベルとなったバーンインテストの場合にも、冗長行選択回路2は、ワード線選択禁止信号RDEが「L」レベルとなり、冗長セルとノーマルセルとは一括して選択され、バーンインテストが同時に行われる。 - 特許庁

To provide a method for supporting the confirmation of a sales test result of an automatic vending machine for easily and surely confirming the sales test result by confirming a selected selecting means even after the selection even if a commodity is dispensed in a sales test mode.例文帳に追加

販売テストモードにおいて、商品が払い出されても、選択した選択手段を後からでも確認でき、販売テストの確認動作を容易かつ確実に行える自動販売機の販売テスト確認支援方法を提供する。 - 特許庁

To provide a test circuit for hysteresis voltage width measurement and a measuring method of the hysteresis voltage width capable of simplifying the test circuit by dispensing with installation of a mode decoder for test signal selection, and suppressing to the minimum the increase of a chip area for the test circuit.例文帳に追加

テスト信号選択用のモードデコーダを設けなくて済んでテスト回路を簡略化することができるとともに、テスト回路のためのチップ面積の増加を最小限に抑えることができるヒステリシス電圧幅測定用のテスト回路およびそのヒステリシス電圧幅の測定方法を提供する。 - 特許庁

Further, a test data selection section 104 is disposed to selectively output one of test data output from the first and second test pattern generation sections 101 and 102 based on the signal value of the second clock CK2, and input it as test data to a memory 105.例文帳に追加

さらに、第１のテストパターン生成部１０１および第２のテストパターン生成部１０２から出力されるテストデータのいずれか一方を、第２のクロックＣＫ２の信号値によって選択的に出力し、メモリ１０５へテストデータとして入力するテストデータ選択部１０４を設ける。 - 特許庁

The semiconductor integrated circuit includes a user logic circuit 20 to be used by a user and a test mode generation circuit 30 for generating a test mode selection signal TM for the user logic circuit 20.例文帳に追加

ユーザが使用するユーザロジック回路２０と、そのユーザロジック回路２０に対するテストモード選択信号ＴＭを生成するテストモード生成回路３０を有する半導体集積回路である。 - 特許庁

A selection signal sl2 is set in a test mode, and an output signal S22 is selected by the selector 24, and a characteristics extracting part 23 is by-passed.例文帳に追加

選択信号sl2はテストモードに設定され、セレクタ24で出力信号S22が選択され、特徴抽出部23がバイパスされる。 - 特許庁

Relating to a general controlling part, a fixation test image T is formed on a rereading body S periodically or by selection of an operator.例文帳に追加

統括制御部５４は、定期的あるいはオペレータの選択により、記録体Ｓ上に定着テスト画像Ｔを作成する。 - 特許庁

According to some aspects, the pattern selection algorithms can be applied to any existing pool of candidate test patterns.例文帳に追加

幾つかの態様によれば、本発明のパターン選択アルゴリズムは、任意の既存プールの候補テストパターンに適用することができる。 - 特許庁

When the memory test of a DRAM macro 2 is performed, a macro selection signal MSL is input into a decode circuit DC2 for decoding.例文帳に追加

ＤＲＡＭマクロ２に対してメモリテストを行う場合、マクロ選択信号ＭＳＬをデコード回路ＤＣ２に入力してデコードする。 - 特許庁

The scan test circuit includes scan sub-chains, a scan chain selection circuit, and scan shift input terminals.例文帳に追加

スキャンサブチェーンと、スキャンチェーン選択回路と、スキャンシフト入力端子とを具備するスキャンテスト回路によって解決することができる。 - 特許庁

The decode circuit 3 decodes the data Q5, Q4, Q4, Q2, Q1 to generate test mode selection signals TEST1-TEST16.例文帳に追加

デコード回路３は、データＱ５、Ｑ４、Ｑ２、Ｑ１をデコードしてテストモード選択信号ＴＥＳＴ１〜ＴＥＳＴ１６を生成する。 - 特許庁

In a redundant column test mode, a redundant column selection line is selectively driven in response to column address signals CAs1 and CAs2.例文帳に追加

冗長カラムテストモードでは、カラムアドレス信号ＣＡｓ１，ＣＡｓ２に応答して冗長カラム選択線が選択的に駆動される。 - 特許庁

Relating to a general controlling part, fixation test images TA to TC is formed on recording material periodically or by selection of an operator.例文帳に追加

統括制御部は、定期的あるいはオペレータの選択により、記録体上に定着テスト画像ＴＡ〜ＴＣを作成する。 - 特許庁

In the system for voluntary test for communication facility, a server 10 for voluntary testing the communication facility, generates a plan for the voluntary test by referring a selection table for testing items stored in a voluntary test database 20, a data for test team members stored in a tester name list database 30, and items, purposes, and method of the voluntary test and a desision criterion stored in a decision criterion database 40.例文帳に追加

設備自主検査サーバ１０は、自主検査データベース２０に格納された検査項目選定表，検査実施者名簿データベース３０に格納された検査体制の構成員のデータおよび判定基準データベース４０に格納された自主検査の項目とその目的，方法および判定基準を参照して自主検査計画書を作成する。 - 特許庁

The test writing is finished at N=M and when a test write flag is turned OFF (S11) (S12), recording signals of the conditions M to N obtained by the test writing are reproduced (S13), optimal value selection is executed (S14), and an optimal recording pulse is decided (S15).例文帳に追加

Ｎ＝Ｍ、かつ試し書きフラグがオフ（Ｓ１１）で試し書きを終了し（Ｓ１２）、試し書きによって得られた条件Ｍから条件Ｎまでの記録信号を再生し（Ｓ１３）、最適値選択を行い（Ｓ１４）、最適な記録パルスを決定する（Ｓ１５）。 - 特許庁

Prescribed fixing test images TA and TC are formed periodically on a recording body S or according to selection by an operator (S1) or the like.例文帳に追加

定期的あるいはオペレータの選択等により、記録体Ｓ上に所定の定着テスト画像ＴＡ，ＴＣが作成される（Ｓ１）。 - 特許庁

In a test, the logic circuit 12 selects either of the 1st and 2nd TRs depending on the reception of the 1st, 2nd and 3rd selection signals.例文帳に追加

テスト時に、この論理回路１２は、第１、第２、第３の選択信号に応じて前記第１、第２のトランジスタの一方を選択する。 - 特許庁

The image formation apparatus 10 displays the transmitted information on countermeasures (S5) and performs test printing in accordance with user selection (S6).例文帳に追加

画像形成装置１０では、送信された対処方法に関する情報を表示し（Ｓ５）、ユーザ選択に応じてテスト印刷を行う（Ｓ６）。 - 特許庁

A color test pattern of a different type is outputted by changing selection of a three dimensional lookup table used for LUT transform processing.例文帳に追加

ＬＵＴ変換処理に用いる３次元ルックアップテーブルの選択を変えることによって異なる種類のカラーテストパターンを出力する。 - 特許庁

Into a mode selection circuit 15, a scan mode signal SM for designating either a normal operation mode or the scan test mode is input.例文帳に追加

モード選択回路１５には、通常動作モードとスキャンテストモードのいずれかのモードを指定するスキャンモード信号ＳＭが入力する。 - 特許庁

The internal signal of the internal node is output to an output selection circuit 11, and the internal signal selected by an output selection signal generated in the address control 9 is output to a test output terminal 6.例文帳に追加

内部ノードの内部信号を出力選択回路１１に出力し、アドレスコントロール９で生成された出力選択信号によって選択された内部信号をテスト出力端子６に出力する。 - 特許庁

According to input operation for selection of an icon representing the test position data displayed in a display part 7, the photograph data matching the test position data are displayed in the display part 7.例文帳に追加

そして、表示部７に表示される検査位置データを示すアイコンが入力操作され選択されることに伴い、その検査位置データに対応する撮像データを表示部７に表示する構成にした。 - 特許庁

Further, a selection signal of a selector 4 turns to a high level, a signal of the output test bus BUSO is selected, and the level of the output test bus BUSO is outputted to an external output terminal 30.例文帳に追加

さらにセレクターＳＥＬ４の選択信号がハイレベルとなり、出力テストバスＢＵＳＯの信号が選択され、出力テストバスＢＵＳＯのレベルが外部出力端子３０に出力される。 - 特許庁

A repository 104 in an information processor stores importance and an execution result time as attributes of a test case, and an information processor is provided with a continuous integration tool 102 and a test case selection part 103.例文帳に追加

情報処理装置内のリポジトリ104にテストケースの属性として重要度及び実行実績時間を保持させ、情報処理装置内に継続的インテグレーションツール102とテストケース選択部103とを備える。 - 特許庁

To provide a semiconductor device and its electrical inspection device capable of reducing cost by shortening a test (final test) time for electrical selection, concerning the semiconductor device having a built-in capacitor.例文帳に追加

コンデンサが内蔵された半導体装置において、電気的選別のためのテスト（ファイナルテスト）時間を短縮してコストダウンを図ることが可能な半導体装置と、その電気的検査方法を提供する。 - 特許庁

To provide a semiconductor memory in which a test time of a word line multiple selection test is shortened and stable operation can be performed, in a semiconductor memory constituted of a plurality of blocks.例文帳に追加

複数のブロックで構成される半導体記憶装置において、ワード線多重選択試験の試験時間を短縮し、かつ安定した動作を可能とする半導体記憶装置を提供する。 - 特許庁

In consequence of this determination, when it is normal, it is determined whether this product is a good product for changing functions after performing defect relieving for changing DRAM functions, assembly, a defect acceleration test, a selection test (step S10-S14).例文帳に追加

この判定の結果、正常の場合は、ＤＲＡＭ機能変更欠陥救済、組立、不良加速試験、選別試験を行った後に、機能変更良品か否かを判定する（ステップＳ１０〜Ｓ１４）。 - 特許庁

To provide a semiconductor test system and a test temp. stably control method whereby in a stabilized temp. environment IC devices are selected to improve the IC device selection yield.例文帳に追加

本発明は、安定した温度環境でＩＣデバイスを選別してＩＣデバイスの選別歩留まりの向上を図る半導体試験システムおよび試験温度安定制御方法を提供することを課題とする。 - 特許庁

To provide a circuit in which an address is not fixed in a test mode and a defect mode of address multiplexed selection can be detected by a read test for NOR flash memory and the like.例文帳に追加

テストモード時にアドレスを非固定状態にする回路を提供し、ＮＯＲ型フラッシュメモリ等について、Ｒｅａｄテストによってアドレス多重選択の不良モードの検出を可能とすることを目的とする。 - 特許庁

The selection signal generation circuit activates one of selection signals corresponding to each of word line in accordance with an external command signal indicating a test operation mode and an external selection code signal for specifying word line voltage used for the memory device, during the test operation mode for discriminating whether the word line voltage is a desired level or not.例文帳に追加

選択信号発生回路は、ワードライン電圧が要求するレベルを有するか否かを判別するためのテスト動作モードの間に、テスト動作モードを示す外部命令信号及び前記メモリ装置に使用されるワードライン電圧を指定するための外部選択コード信号に応じてワードライン電圧の各々に対応する選択信号のうちの１つを活性化する。 - 特許庁

An axis to be effective corresponding to a designated test is preliminarily stored in the effective axis selection table memory part 11 and a signal to decide whether or not operation signals from an interface i/f 6 to the effective axis selection gate part 7 corresponding to the state a test procedure selection switch group 9 is designated.例文帳に追加

有効軸選択テーブル記憶部１１では指定された検査に応じて有効とすべき軸があらかじめ記憶され、検査手技選択スイッチ群９の指定された状態に応じて、有効軸選択ゲート部７に対してインターフェースｉ／ｆ６からの操作信号を、制御駆動部８に出力すべきか、否かを決めるための信号を出力する。 - 特許庁

A test signal generation part 220 successively generates a test voice signal by voice output setting following the candidates of a plurality of reception voice reproduction conditions configured of the combination of a selection speaker to be selected for the reproduction output of a received voice and a sound volume to be outputted from the selection speaker.例文帳に追加

受信音声の再生出力用に選択される選択スピーカと、その選択スピーカから出力される音量との組み合わせからなる複数の受信音声再生条件の候補に従って音声出力設定で、順次、テスト信号発生部２２０がテスト音声信号を発生させる。 - 特許庁

In respectively selecting character information from a plurality of selection items to prepare the test report, a plurality of pieces of character information about character information selected in first selection items are displayed as second selection items in a list.例文帳に追加

複数の選択項目から文字情報をそれぞれ選択して検査レポートを作成するに際して、第１の選択項目で選択された文字情報に関わる複数の文字情報が第２の選択項目として一覧表示されるように構成されている。 - 特許庁

A start order selection part of each of the test scenarios G1, G2 is inputted with random designation information outputted by a random designation part, determines start order of a plurality of tests constituting a test group included inside the respective test scenarios G1, G2 corresponding to the random designation information, and decides the start order of the tests of the test group.例文帳に追加

各テストシナリオＧ１，Ｇ２の起動順選択部は、ランダム指定部が出力するランダム指定情報が入力され、このランダム指定情報に対応して各テストシナリオＧ１，Ｇ２内に複数含まれているテスト群を構成するテストの起動順を決定し、このテスト群のテストの起動順を確定する。 - 特許庁

A calculation processing part 240 creates a fail bit map on the basis of the test result and the calculation expression selected by the calculation expression selection part 238.例文帳に追加

計算処理部２４０は、試験結果と、計算式選択部２３８によって選択された計算式と、に基づいてフェイルビットマップを作成する。 - 特許庁

A laser combination selection unit 17 selects a combination of writing laser light sources which corresponds to a test chart with the evaluation value being in an allowable range.例文帳に追加

レーザ組み合わせ選択部17が、該評価値が許容範囲内であるテストチャートに対応する、書き出しレーザ光源の組み合わせを選択する。 - 特許庁

With this arrangement, when a test for detecting a bad address is performed in a wafer state, a defect of a column selection line can be detected.例文帳に追加

これにより、ウェハ状態で行われる不良アドレスの検出試験を行う際に、カラム選択線の不良を検出することが可能となる。 - 特許庁

The program discriminates, when the number of times of the selection in advance is made and enables data flow to the receiver under test.例文帳に追加

このプログラムは、事前選択された回数の転送がいつ行われたかを判定し、次いでテスト中の受信装置へのデータ・フローをイネーブルする。 - 特許庁

To solve the problem of hydrogen embrittlement in a high-pressure hydrogen system, without depending on the selection of a material corresponding to a material test or the result thereof.例文帳に追加

材料試験やその結果に応じた材料選択によらずとも高圧水素システムにおける水素脆化の課題を解決可能にする。 - 特許庁

In a learning material utilizing a DVD, selection branches by a menu are sued as answer choices of a learning test, and an evaluation result of the answer selection result whether it is correct or incorrect is displayed with a picture and a sound.例文帳に追加

ＤＶＤを使用した教材においてメニューによる選択分岐を学習テストの回答選択肢として使し、回答選択の結果に対して映像、音で正解と不正解などの評価結果を示す。 - 特許庁

At the burn-in test, an output signal of the program circuit 3b is selected by a selection circuit 4 and input to the boosted voltage generating circuit 2 to generate the voltage necessary at the burn-in test by the boosted voltage generating circuit 2.例文帳に追加

バーンインテスト時には、プログラム回路３ｂの出力信号をセレクタ回路４で選択して、昇圧電圧発生回路２に入力させ、バーンインテスト時に必要な電圧を昇圧電圧発生回路２に発生させる。 - 特許庁

To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加

メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁