「instruction processor」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The processor adopting the VLIW architecture is provided with an instruction analysis means including a plurality of debugging instruction detection means corresponding to the same number as the number of instructions allowed to be performed in parallel, and an instruction canceling means for canceling the performance of an instruction included in the same performance unit as a debugging instruction and arranged on an address higher than the debugging instruction when the debugging instruction is detected.例文帳に追加

ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 - 特許庁

To provide an SIMD type arithmetic processor capable of performing data processing by carrying out an instruction, which is different for each processor element, with one sequencer.例文帳に追加

１つのシーケンサで各プロセッサエレメントごとに異なる命令を実行してデータ処理を行うことができるＳＩＭＤ方式の演算処理装置を得る。 - 特許庁

The processor makes readout of execution count for the repeat instruction from a storage device inside the processor by a tracking program or external hardware during the interruption possible.例文帳に追加

プロセッサは、割込み中に、追跡プログラムまたは外部ハードウェアが、プロセッサ内部の記憶装置から繰返し命令用の実行カウントを読み出すことを可能にする。 - 特許庁

In this system with plural processor, an instruction program processing and a system control program processing are operated on a certain processor ISP by switching them at every fixed time.例文帳に追加

複数のプロセッサを備えたシステムにおいて、あるプロセッサISP上で、命令プログラム処理とシステム制御プログラム処理を一定時間毎に切り替えて動作させる。 - 特許庁

The mobile phone includes a processor 24 which gives an instruction to a processor 70 to charge an electric double-layer capacitor 46 when predetermined charge conditions are satisfied.例文帳に追加

携帯電話機はプロセッサ２４を含み、プロセッサ２４は、所定の充電条件を満たす場合に、電気二重層コンデンサ４６の充電をプロセッサ７０に指示する。 - 特許庁

If the result of processing in a co-processor which receives a calculation instruction is not correct, the co-processor asserts an exceptional flag, and outputs it to a defect detection part.例文帳に追加

たとえば、演算命令を受信したコプロセッサでの処理結果が誤りである場合、そのコプロセッサは例外フラグをアサートし、不良検出部に出力する。 - 特許庁

An inspection terminal 1 gives an instruction to the transaction processor 2 for inspection, and instructs the host computer 3 to notify the current amount of money in the transaction processor 2.例文帳に追加

精査端末１は、取引処理装置２に精査を指示するとともに、ホストコンピュータ３に当該取引処理装置２の現在高を通知するよう指示する。 - 特許庁

A processor (100) being a programmable digital signal processor(DSP) which gives high code density and simple programming and has a variable instruction length is provided.例文帳に追加

高コード密度と平易プログラミングを与える、可変命令長を持つプログラム可能なデジタル信号プロセッサ（ＤＳＰ）である、プロセッサ（１００）が設けられている。 - 特許庁

When the replacement board 4 is connected, a stopping instructing means 103 of a second processor 3 outputs an instruction of stopping execution for processing to a first processor 1.例文帳に追加

交換基板４が接続されると、第２のプロセッサ３の停止指示手段１０３は、第１のプロセッサ１に対して処理の実行停止の指示を出力する。 - 特許庁

Since the processor 1 has only to give the control instruction to either of the switches, the processor 1 saves trouble of giving the control instruction to both switches and can set both switches 61, 62 at the same time.例文帳に追加

プロセッサ１はいずれか一方のスイッチに制御命令を送出すれば良いので、両側のスイッチ６１，６２に対して制御命令を出す手間が省ける上、両側のスイッチ６１，６２に同時に設定できる。 - 特許庁

To provide a method for designing system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and an exclusive instruction processor.例文帳に追加

基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁

A processor 10 predicts predicted slack which is a predicted value of local slack of an instruction to be stored at a memory address of a main storage device 9 and executed by the processor 10, and executes the instruction using the predicted slack.例文帳に追加

プロセッサ１０は、主記憶装置９のメモリ・アドレスに記憶されかつプロセッサ１０で実行される命令のローカル・スラックの予測値である予測スラックを予測し、上記命令をその予測スラックを利用して実行する。 - 特許庁

The program type section 48 and the program type data route 32 control the customizable instruction set processor and are programmed by a user so as to provide a customizable instruction set for adding the functionability to this processor.例文帳に追加

プログラム式部分４８とプログラム式データ経路３２は、カスタマイズ可能な命令セット・プロセッサ１０を制御し、これに機能性を追加するカスタマイズ可能な命令セットを提供するように、利用者によってプログラムされる。 - 特許庁

When the service processor, which is the transmitting source of the instruction, decides the occurrence of an error, the instruction saved is transmitted to a service processor which can provide an alternative service to the next service.例文帳に追加

指示書の送信先であるサービス処理装置側で異常が発生したと判断した場合には、次のサービスを代替するサービスを行うことができるサービス処理装置に対して保存しておいた指示書を送信する。 - 特許庁

To provide a method for designing a system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and a dedicated instruction processor.例文帳に追加

基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁

An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.例文帳に追加

ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁

The hardware part describes functions of a processor 10 by a basic instruction processor description 2, a dedicated instruction processor description 3 and a flexible interface description 4 by using a high-level language and obtains an RTL description 5 and a description 6 for simulation by compositing operations of the descriptions.例文帳に追加

ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁

The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.例文帳に追加

ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁

For a case wherein an instruction fetched from a main storage device is a branch instruction and data processing for the branch history 2 is necessary corresponding to the branch instruction, the information processor is equipped with an instruction fetch means which attaches way specification information specifying the way where the entry as the object of data processing is present to the address of its instruction and supplies them to an instruction execution part 4.例文帳に追加

主記憶装置からフェッチされた命令が分岐命令であり、かつその分岐命令に対応してブランチヒストリに対するデータ処理が必要となる場合に備えて、データ処理対象となるべきエントリが存在するウェイを指定するウェイ指定情報をその命令のアドレスに添付して命令実行部に与える命令フェッチ手段を備える。 - 特許庁

To shorten stop time of a computer system when a fault of a device is detected during initialization of devices such as an instruction processor, a storage device and an input/output processor in the initialization of a central processor.例文帳に追加

中央処理装置の初期化時に、命令プロセッサ、記憶装置、入出力プロセッサ等の装置の初期化中に装置の障害を検出した場合の計算機システムの停止時間を短くする。 - 特許庁

To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration.例文帳に追加

マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。 - 特許庁

In the semiconductor device with a processor for debugging, a normal processing instruction and an output instruction CHKA to the trace memory to be outputted to the trace memory useful for traces different from the normal processing instruction are mounted on the processor and data is written in the trace memory at a preset position.例文帳に追加

デバック用プロセッサを備えた半導体装置において、通常処理命令と、この通常処理命令とは異なるトレースに有用なトレースメモリに出力するためのトレースメモリへの出力命令ＣＨＫＡを、プロセッサに実装し、予め設定された位置でトレースメモリにデータ書き込む。 - 特許庁

A system controller 14 includes a decoder 16 for decoding the instruction fetched by the basic instruction processor 11, so as to control a power source control part 51, a clock signal generating part 52, a program counter 53, and a condition flag 54 for the exclusive instruction processor 12 based on the output of the decoder 16.例文帳に追加

システムコントローラ１４は、基本命令プロセッサ１１がフェッチした命令をデコードするデコーダ１６を備え、デコーダ１６の出力に基づいて専用命令プロセッサ１２のための電源制御部５１、クロック信号生成部５２、プログラムカウンタ５３、及び条件フラグ５４を制御する。 - 特許庁

To provide an instruction processor and an instruction processing method, capable of efficiently attaining high-speed processing by a processor on an instruction subjected to compression processing or encryption processing with considerations so that it is sufficiently suitable for practical use.例文帳に追加

この発明は、圧縮処理または暗号化処理が施された命令に対してのプロセッサによる高速処理を効率的に実現可能とするとともに、実用に十分に適するように考慮を施した命令処理装置及び命令処理方法を提供することを目的としている。 - 特許庁

In a main circuit board 2 side, an input part receives the selection instruction for the oscillation frequency to the signal output circuit and an operation stopping instruction to the first processor, and the first processor 1 stops the execution of the processing when receiving the instruction of stopping the execution for the processing by a stopping means.例文帳に追加

主回路基板２側では、入力部が、前記信号出力回路への発振周波数の選択指示および前記第１のプロセッサへの動作停止指示を受け付け、第１のプロセッサ１は、停止手段により前記処理の実行停止の指示を受けると処理の実行を停止する。 - 特許庁

The processor architecture uses a split-instruction transaction so as to supply an extension unit with an operand and an instruction and to retrieve results from the extension unit and supports an electrical interface for coupling a processor core to one or more than one coprocessor extension units executing a computational instruction.例文帳に追加

プロセッサアーキテクチャは、拡張ユニットへオペランド及び命令を供給し且つ拡張ユニットから結果を検索するために分割命令トランズアクションを使用して、プロセッサコアを計算命令を実行する１つ又はそれ以上のコプロセッサ拡張ユニットへ結合させる電気的インターフェースをサポートする。 - 特許庁

To provide an instruction translator for quickly executing a program constituted of plural different instruction system instructions by using a native instruction without changing the hardware itself of a processor, and for making it unnecessary to provide any memory with a large capacity.例文帳に追加

プロセッサのハードウェア自体は変更せずに、複数個の異なる命令体系の命令からなるプログラムをネイティブ命令を用いて高速に実行可能で、大容量のメモリを必要としない命令トランスレータを提供する。 - 特許庁

A debug support device supports debugging of the processor system having the central processing unit operated in accordance with the program, an instruction processing part which processes a dedicated instruction, and a storage part which temporarily stores the dedicated instruction.例文帳に追加

デバッグ支援装置は、プログラムに従って動作する中央処理装置と、専用命令を処理する命令処理部と、専用命令を一時的に記憶する記憶部とを有するプロセッサシステムのデバッグを支援する。 - 特許庁

Instruction information indicating the correction processing instruction and instruction information of the geometry conversion processing to perform the geometry conversion processing to the instructed degree is also transferred to the image processor 206 of the latter stage.例文帳に追加

それとともに補正処理の指示を示す指示情報および幾何学変換処理を指示された程度まで行うための幾何学変換処理の指示情報とを後段の画像処理装置２０６に送信する。 - 特許庁

In this method for judging the high speed executable instruction of a parallel queue processor, the number of data in the queue are compared with the number of data to be used by the instruction to check whether or not the instruction is executable.例文帳に追加

並列キュープロセッサの高速実行可能命令の判別方法であって、キュー内のデータの数と命令が使用するデータの数を比較することによって、命令が実行可能になっているか否かを調べる。 - 特許庁

And this central processor is constituted so that the number of instruction data IDs stored in the instruction queue 31 is counted and a fetch request is performed when a counted value is zero or 1 and no instruction fetch is suppressed.例文帳に追加

そして、その命令キュー３１に格納されている命令データＩＤの数をカウントし、そのカウント値がゼロまたは１で、かつ命令フェッチが抑止されていないときにフェッチ要求をおこなう構成とする。 - 特許庁

To prevent reduction in performance of a processor by preventing generation of an unnecessary instruction prefetch request or the like.例文帳に追加

不要な命令プリフェッチ要求などの発生を抑止し、プロセッサの性能低下を防止することを課題とする。 - 特許庁

CIRCUIT, SYSTEM AND METHOD FOR PROCESSOR EQUIPPED WITH INSTRUCTION OF ONE OR BOTH OF EFFECTIVE GRAIN LEVEL SHIFT AND MARGE例文帳に追加

効率的な粒度のシフトとマージの一方または両方の命令をそなえたプロセッサの回路、システム及び方法 - 特許庁

A first coprocessor writes information in a first block of a mirror memory in accordance with an instruction from the first processor.例文帳に追加

第１のプロセッサからの命令に応じて、第１のコプロセッサはミラーメモリの第１のブロックに情報を書き込む。 - 特許庁

The image processor B obtains the combined image data, and gives the print instruction of image print to a printer.例文帳に追加

画像処理装置Ｂは、その合成画像データを取得し、プリント装置に対して画像プリントのプリント指示を与える。 - 特許庁

To enable a pipeline computer which performs out-of-order execution to detect an instruction sinking in a processor when executed.例文帳に追加

アウトオブオーダ実行を行うパイプライン計算機において、実行時にプロセッサ内で沈み込む命令を検出する。 - 特許庁

The processor can dispatch an instruction from the other threads during blocking by blocking one thread upon dispatch.例文帳に追加

ディスパッチ時に１つのスレッドをブロックすることにより、プロセッサは、ブロックの間、他のスレッドから命令をディスパッチできる。 - 特許庁

A data processor 100 is connected to an external device 200 for storing an instruction code to be performed through a bus.例文帳に追加

実行する命令コードを格納する外部デバイス２００とバス接続されたデータ処理装置１００である。 - 特許庁

The central processor can also give an instruction of memory card access to the memory card interface control circuit.例文帳に追加

中央処理装置は前記メモリカードインタフェース制御回路にメモリカードアクセスの指示を与えることも可能である。 - 特許庁

To perform coordinate input, coordinate instruction selection and command input to an information processor through simple operation.例文帳に追加

情報処理装置への座標入力、座標の指示選択及びコマンド入力を簡易な操作で実現する。 - 特許庁

Consequently, the line size is changed by changing the number of bits of the index address by instruction from the processor.例文帳に追加

したがって、プロセッサからの指示によってインデックスアドレスのビット数を変更してラインサイズを変更することができる。 - 特許庁

MORAL IMPROVEMENT METHOD FOR INFORMATION PROCESSING OPERATOR USING INFORMATION PROCESSOR OUTPUT INSTRUCTION LOGGING MANAGEMENT SOFTWARE例文帳に追加

情報処理装置出力命令ロギング管理ソフトウェアを使用した情報処理取扱者のモラル改善方法 - 特許庁

The breakpoint code is returned to the given processor 102 from the instruction cache 110 in response to the fetch request.例文帳に追加

フェッチ要求に応答して前記命令キャッシュ１１０から与えられたプロセッサ１０２にブレークポイント・コードを返す。 - 特許庁

To enable different data access controls to each instruction code of each program in an information processor, an information processing method and a program for performing data access control.例文帳に追加

各プログラムの各命令コードに対して異なったデータアクセス制御を行えることを目的とする。 - 特許庁

When the lock is unavailable to be acquired by the processor, the instruction is put to sleep until one event occurs.例文帳に追加

プロセッサによってロックを取得することができない場合には、命令は、１つのイベントが生じるまでスリープされる。 - 特許庁