「instruction processor」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

METHOD FOR ALLOCATING AND SCHEDULING INSTRUCTION PROCESSOR, COMPUTER SYSTEM IMPLEMENTING THE METHOD, AND PROGRAM THEREFOR例文帳に追加

命令プロセッサ割り当てスケジューリング方法、該命令プロセッサ割り当てスケジューリング方法を実現する計算機システムおよびそのためのプログラム - 特許庁

A device control part 108 executes control of the information processor on the basis of an instruction from the interaction executing part 107.例文帳に追加

そして、対話実行部１０７からの指示に基づいて、機器制御部１０８は、情報処理装置の制御を実行する。 - 特許庁

DYNAMIC READING FLUENCY INSTRUCTION METHOD, PROGRAM FOR MAKING PROCESSOR TO PERFORM THE SAME, AND DYNAMIC READING FLUENCY IMPROVEMENT SYSTEM例文帳に追加

動的読書流暢性指導方法、該方法をプロセッサに実行させるプログラム、及び、動的読書流暢性向上システム - 特許庁

To provide an instruction execution method using a high performance RISC based superscalar processor suitable for being realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To effectively compress the instruction code of an AMR processor, and to save the memory of a portable device or the like, and to attain the cost-down of equipment.例文帳に追加

ＡＭＲプロセッサの命令コードを効果的に圧縮し、携帯装置等のメモリを節約し、機器のコストダウンを図ること。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor, which is suitably used by a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

In the middle of processor program coding, it is possible to convert an arbitrary assembler instruction set into an executable code to perform the simulation.例文帳に追加

また、プロセッサプログラムのコーディング途中に、任意のアセンブラインストラクションセットを実行コードに変換し、シミュレーションを行うことができる。 - 特許庁

To provide a program control method and a processor, capable of making an execution cycle constant regardless of validity and invalidity of an instruction.例文帳に追加

命令の有効無効に関わらず、実行サイクルを一定にすることができるプログラム制御方法およびプロセッサを提供する。 - 特許庁

The information processor transmits a print instruction to the selected printer or the printer with the shortest response time (#9).例文帳に追加

そして、情報処理装置は、選定した印刷装置すなわち応答時間が最短の印刷装置に印刷命令を送信する（＃９）。 - 特許庁

An uninstallation instruction is made in an information processor capable of communicating through an installed printer driver with a printing device.例文帳に追加

インストールされているプリンタドライバを介して印刷装置と通信可能な情報処理装置において、アンインストール指示が行われる。 - 特許庁

According to one embodiment, one instruction in one process is executed to help acquire a lock on behalf of the processor.例文帳に追加

一実施形態によれば、１つのプロセッサにおける１つの命令を実行して、プロセッサのためにロックを取得するのを助ける。 - 特許庁

When the start of the execution of scanning is inputted, the instruction processing part delivers the contents of the instruction to a scanning processing part, the scanning processing part executes scanning according to the contents of the instruction, and a document transmission/reception part transmits a scanned document to the document processor.例文帳に追加

スキャンの実施の開始を入力すると、指示書処理部はスキャン処理部に指示書の内容を渡し、スキャン処理部は指示書の内容に従って、スキャンを実施し、文書送受信部はスキャンした文書を文書処理装置に送信する。 - 特許庁

A dividing unit 112 divides sampling data 121 obtained by sampling instructions to be executed by a processor at predetermined intervals into partial instruction strings 122 in units obtained while the acquisition object instruction string of an instruction-trace is executed once.例文帳に追加

分割部１１２は、プロセッサが実行する命令を所定間隔でサンプリングして得られたサンプリングデータ１２１を、命令トレースの取得対象の命令列が１回実行される間に取得された単位の部分命令列１２２へ分割する。 - 特許庁

The information processor is further provided with an instruction reception part for receiving an instruction from a user, and the lock control part may control the lock part to perform locking or unlocking corresponding to the instruction and the state of a power source as the prescribed conditions.例文帳に追加

前記情報処理装置は、ユーザからの指示を受信する指示受信部を更に備え、前記ロック制御部が、前記所定条件としての該指示と前記電源の状態とに応じて、前記ロック部にロック或はロック解除をさせても良い。 - 特許庁

To surely prevent performance deterioration without requiring a large storage capacity for instruction control and by controlling so that the whole flow of instruction processing in a processor is not temporarily stopped in regard to an instruction control method.例文帳に追加

本発明は、命令制御方法に関し、命令制御に大きな記憶容量を必要とせず、且つ、プロセッサ内の命令処理の全体の流れが一時的に停止されることを抑止して性能低下を確実に防止することを目的とする。 - 特許庁

When the second processor is in the standby state, at least one instruction is transferred to an execution stage of a pipeline of the second processor (a step 612) and at least one initial stage of the pipeline of the second processor is bypassed (a step 614).例文帳に追加

第２プロセッサが待ち状態にあるとき、第２プロセッサのパイプラインの実行ステージに少なくとも１つの命令を転送し（ステップ６１２）、第２プロセッサのパイプラインの少なくとも１つの初期ステージをバイパスする（ステップ６１４）。 - 特許庁

To provide an information processor for detecting two or more instruction inputs at the same time in one input detection area, and also to provide a control method of the information processor.例文帳に追加

ひとつの入力検出エリア内において、同時に２箇所以上の指示入力の検出を可能とした情報処理装置及び情報処理装置の制御方法を提供する。 - 特許庁

The cycle and the 01 ratio of the pulse generator can be set by a management processor, and the processor can receive an operation instruction from an external management device by a communication protocol such as an SNMP.例文帳に追加

パルス発生器の周期および０１比は管理プロセッサにより設定可能であり、同プロセッサはＳＮＭＰなどの通信プロトコルによる外部の管理装置から動作指示が可能とする。 - 特許庁

When an FSS server sends an instruction to change settings of an image processor, the setting change permitting unit 107 of the image processor decides whether the setting change is permitted.例文帳に追加

画像処理装置の設定変更許可部１０７は、ＦＳＳサーバから画像処理装置の設定変更が指示されたときに、その設定変更を許可するかどうかを判断する。 - 特許庁

At a transmission side processor 10, based on plural pieces of transmission destination processor intonation to broadcast data, a transmission address preparing means 12 prepares a transmission address according to the instruction of an arithmetic processing part 11.例文帳に追加

送信側プロセッサ１０では、演算処理部１１の命令により送信アドレス作成手段１２が、データを同報する複数の送信先プロセッサ情報を基に送信アドレスを作成する。 - 特許庁

With an instruction from an arithmetic processor having reached a barrier synchronism point, the counter 305 is made to count down and its value is sent out to the arithmetic processor through a data input transfer device 303.例文帳に追加

バリア同期ポイントに到達した演算プロセッサからの命令により、カウンタ３０５がディクリメントされ、データ入力転送装置３０３を介して演算プロセッサに送出される。 - 特許庁

To provide an information processor for cooling CPU using a fan and throttling function according to a user's instruction, and a cooling method of CPU executed in the information processor.例文帳に追加

ユーザの指示に応じてファンおよびスロットリング機能を用いてＣＰＵを冷却する情報処理装置および該情報処理装置にて実行されるＣＰＵの冷却方法を提供する。 - 特許庁

To provide an information processor, with which the number of vector pipelines is increased and vector instruction processing time can be shortened, concerning the information processor provided with plural vector processors.例文帳に追加

複数のベクトルプロセッサを備える情報処理装置において、ベクトルパイプライン数を増やしベクトル命令処理時間を短くできることを可能とする情報処理装置を提供する。 - 特許庁

In computers, a pipeline is the continuous and somewhat overlapped movement of instructions to the processor or in the arithmetic steps taken by the processor to perform an instruction. 例文帳に追加

コンピュータにおけるパイプラインとは, 連続的である程度重複した命令のプロセッサへの動き, またはある命令を実行するプロセッサがとる演算段階における上記命令の動きである. - コンピューター用語辞典

The simulator comprises a processor of the rotary-drum game machine, a mirror processor operating in mirroring, a signal monitoring part which reads and stores a content specified by an address when the mirror processor issues an instruction to access the address, and a control part for controlling the mirror processor and the signal monitoring part.例文帳に追加

シミュレータは、回胴式遊技機のプロセッサとミラーリング運転されるミラープロセッサと、そのミラープロセッサが特定のアドレスをアクセスする命令を出したときに、そのアドレス先の内容を読み出して格納する信号監視部と、ミラープロセッサおよび信号監視部を制御する制御部とを有する。 - 特許庁

An information processor communicable with an image processor receives input information based on a user's input to a screen displayed on a web browser included in the image processor, and transmits the execution instruction of a function to the image processor based on the received input information.例文帳に追加

画像処理装置と通信可能な情報処理装置は、前記画像処理装置が備えるＷｅｂブラウザに表示された画面に対するユーザからの入力に基づいた入力情報を受信し、受信した入力情報に基づいて、前記画像処理装置に対して機能の実行指示を送信する。 - 特許庁

This SIMD type parallel processor is provided with an individual constant register 210 for setting a value proper to the processor element from the outside, and an arithmetic unit 120 for performing an operation on the basis of the value proper to the processor element, which is set in the register 210, and an instruction 60 being common to processor elements.例文帳に追加

外部からプロセッサエレメント固有の値を設定する個別定数レジスタ２１０と、個別定数レジスタ２１０に設定されたプロセッサエレメント固有の値とプロセッサエレメント共有の命令６０とに基づいて演算を行う演算器１２０とを備えるよう構成した。 - 特許庁

The generation instruction receiving means receives an instruction of data generation, the first data processor 2 converts personal data of the personal data storing means on the basis of the registered conversion rule and transfers generated test data to the second data processor 3.例文帳に追加

生成指令受付手段がデータ生成の指令を受付け、第１データ処理装置２が、データ変換手段にて個人データ格納手段の個人データを登録された変換ルールに基いて変換し、生成したテストデータを第２データ処理装置３に転送する。 - 特許庁

The second processor 3 has: a first register 26 storing the vector arithmetic parameter; a scalar processor 31 writing the vector arithmetic parameter into the first register 26 according to an instruction designated from the first processor 2; and one or more vector processors 32, 33 executing the instruction designated by the first processor 2 based on the vector arithmetic parameter stored in the first register 26.例文帳に追加

第２のプロセッサ３は、ベクトル演算用パラメータを格納する第１のレジスタ２６と、第１のプロセッサ２から指定された命令に従って、第１のレジスタ２６にベクトル演算用パラメータを書き込むスカラプロセッサ３１と、第１のプロセッサ２により指定された命令を、第１のレジスタ２６に格納されたベクトル演算用パラメータに基づいて実行する１以上のベクトルプロセッサ３２，３３とを有する。 - 特許庁

The information processor is provided with instruction buffers (21, 31) of m lines and n columns, instruction executing parts (25 to 27, 35 to 37) to execute a plurality of instructions in parallel and control circuits (22 to 24) to select the prescribed number of instructions from the instruction buffers of m lines and n columns and to distribute them to the instruction executing parts.例文帳に追加

ｍ行ｎ列の命令バッファ（２１、３１）と、複数の命令を並列的に実行する命令実行部（２５〜２７、３５〜３７）と、前記ｍ行ｎ列の命令バッファから所定数の命令を選択して前記命令実行部に分配する制御回路（２２〜２４）とを有する情報処理装置。 - 特許庁

When the writing attributes pertaining to the figure writing instruction cause no variation in the content of a page memory 14 even when writing pertaining to that instruction is performed, the writing processor 40 invalidates that figure writing instruction and preferably omits writing processing pertaining to that instruction.例文帳に追加

そして、このような描画処理装置４０によって、図形描画命令に係る描画属性がその図形描画命令に係る描画を行ってもページメモリ１４の内容を変化させないような属性であった場合に、その図形描画命令を無効にし、その命令に係る描画処理を省略するようにするとよい。 - 特許庁

An image forming apparatus receives the explanation information and the instruction of the image formation output from the information processor, and forms the image showing the explanation information according to the received instruction of image formation.例文帳に追加

画像形成装置は、情報処理装置から出力された説明情報及び画像形成の指示を受け取り、受け取った画像形成の指示に従って説明情報を表す画像を形成する。 - 特許庁

To make it possible to control the conditional execution of many succeeding instructions by an execution control instruction having short word length in order to suppress a branch hazard in an information processor for executing the pipeline processing of an instruction.例文帳に追加

命令をパイプライン処理する情報処理装置において、分岐ハザードの抑制のために、短い語長の実行制御命令で多くの後続命令の条件付き実行を制御できるようにする。 - 特許庁

Further, the program performance control part 30 instructs an instruction acquiring timing and an instruction acquiring position to the program performing control part 30 of the packet processing processor in at least one of a former stage and latter stage.例文帳に追加

また、プログラム実行制御部30が、少なくとも前段及び後段の内の一方のパケット処理プロセッサ100のプログラム実行制御部30に対して、命令獲得タイミング及び命令獲得位置を指示する。 - 特許庁

A parallel computing device includes a plurality of arithmetic processors (PE) 2 for performing arithmetic processing in parallel; and an instruction execution control processor (PE-I) 3 for supplying a control instruction to each of the PE 2.例文帳に追加

並列計算装置は、並列して演算処理を行う複数の演算プロセッサー（ＰＥ）２と、ＰＥ２のそれぞれに制御命令を供給する命令実行制御プロセッサー（ＰＥ−Ｉ）３とを備える。 - 特許庁

When the device is started, the transmitter 6 reads a document download instruction stored in the memory 4 and transmits the instruction to a portable processor base device 32 through a radio protocol in a short distance.例文帳に追加

装置が起動されると、送信機（６）はメモリ（４）に格納されたドキュメントダウンロード命令を呼び出し、短距離範囲の無線プロトコルを介してポータブルのプロセッサベース装置３２にその命令を送信する。 - 特許庁

To provide a program conversion apparatus capable of executing efficient instruction scheduling and controlling the instruction scheduling by a programmer in accordance with a recent processor loaded with a multi-thread function.例文帳に追加

近年のマルチスレッド機能を搭載したプロセッサに対応して、効率的な命令スケジューリングの実施およびプログラマによる命令スケジューリングの制御を可能とするプログラム変換装置を提供する。 - 特許庁

To rationalize the management of instructions in a cache in a processor 10 for filling the instructions of a program from a memory unit 25 to the cache, fetching an instruction from the cache, and executing the instruction.例文帳に追加

メモリ・ユニット２５からプログラムのインストラクションをキャッシュへフィルし、キャッシュからインストラクションをフェッチして、インストラクションを実行するプロセッサ１０において、キャッシュにおけるインストラクションの管理を合理化する。 - 特許庁

When the the pattern showing the data to be stored in the store instruction transmitted from the processor 10 is a compressed one, the memory 200 receives the store instruction after decoding the pattern.例文帳に追加

メモリ２００は、プロセッサ１００から送信されてくるストア命令中のストア対象データを示すパターンが圧縮されたものである場合に、そのパターンを復号した上で当該ストア命令を受信する。 - 特許庁

In a series of the enclosing and sealing processes, an enclosure instruction information sheet containing instruction information regarding the enclosures (4) to be enclosed in each envelope (9) is provided inside (3) an information processor.例文帳に追加

一連の封入封緘処理において各封筒（９）に封入すべき同封物（４）に関する指示情報を含む同封物指示情報シートが情報処理装置の内部（３）に設けられている。 - 特許庁

To provide a pipeline arithmetic processor allowing forwarding even if not arranging an NOP instruction inside a program when processing the program including a prescribed instruction requiring a plurality of cycles at execution.例文帳に追加

実行処理時に複数サイクルが必要な所定の命令を含むプログラムを処理する場合に、そのプログラム中にＮＯＰ命令を配置しておかなくとも、フォワーディングが可能なパイプライン演算処理装置の提供。 - 特許庁

In a processor for simultaneously executing a plurality of programs, instruction words of first and second programs are read from a main storage device or a cache, and the read instruction words are queued in a first storage means.例文帳に追加

複数のプログラムを同時に実行するプロセッサにおいて、主記憶装置またはキャッシュから第１と第２のプログラムの命令語が読み出され、読み出された命令語は第１の記憶手段にキューイングされる。 - 特許庁

In the processor core, an instruction result latency register 72 for regulating latency until a result from the instruction issuing of the unit 73 becomes usable is provided to prevent the contention of output ports.例文帳に追加

プロセッサコア内に、特殊用途命令演算器７３の命令発行から結果が利用可能になるまでのレイテンシを規定する命令結果レイテンシレジスタ７２を設けて出力ポートの競合を防ぐ。 - 特許庁

To realize a control method for effectively utilizing a cache by preventing competition among a plurality of instruction flows about a cache control method for a multithread processor performing the plurality of instruction flows.例文帳に追加

複数の命令流を実行するマルチスレッドプロセッサ用キャッシュ制御方式に関し，複数の命令流間での競合を防ぎ，キャッシュの有効利用する制御方式を実現することを目的とする。 - 特許庁

To provide a data processor provided with an instruction set suitable for the reduction of a code size for flexibly coping with the addition of a register number as well.例文帳に追加

コードサイズの縮小に適し、レジスタ数の追加にも柔軟に対応した命令セットを備えたデータ処理装置を提供する。 - 特許庁