「instruction processor」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a device and a method for speech synthesis whose processing capability is increased by solving a problem of contention of instruction timings of a processor.例文帳に追加

プロセッサにおける命令時間の競合の問題を解決し、処理能力を高めた音声合成装置及び方法を提供する。 - 特許庁

To allow a variable length processor to avoid a decrease in execution speed caused by a discrepancy between an instruction acquisition boundary and a branch destination address.例文帳に追加

可変長プロセッサにおいて、命令取得境界と分岐先アドレスとの不一致により生じる実行速度の低下を回避する。 - 特許庁

The driver circuit 7 inverts the indication on the indicator 8 in response to the instruction from the processor circuit 5.例文帳に追加

背面表示器駆動回路７は、中央処理回路５からの指示に応答して背面表示器８における表示を反転させる。 - 特許庁

The plurality of site CPUs 10 start the next processing units of the program by using the resumption instruction S16 from the main processor 20 as an opportunity.例文帳に追加

メインプロセッサ２０からの再開命令Ｓ１６を契機として、複数のサイトＣＰＵ１０がプログラムの次の処理単位を開始する。 - 特許庁

A processor 103 executes the processing of an object by performing access to the instruction or data stored in the memory 104 or the cache memory 105.例文帳に追加

プロセッサ１０３は、メモリ１０４またはキャッシュメモリ１０５に格納される命令またはデータにアクセスしてオブジェクトの処理を実行する。 - 特許庁

To provide a processor equipped with a function for performing an exclusive arithmetic instruction for accelerating metric calculation in viterbi decoding processing.例文帳に追加

ビタビ復号処理におけるメトリック計算の高速化のための専用演算命令を実行する機能を備えたプロセッサを提供する。 - 特許庁

The compiler 20 optimizes the target program 12 corresponding to a processor 1 which supports a memory access instruction with an address updating function.例文帳に追加

コンパイラ２０は、アドレス更新機能付きメモリアクセス命令をサポートするプロセッサ１に対応するように、目的プログラム１２の最適化を行う。 - 特許庁

When the contents of the instructions are inputted from the acquiring portion 28, the processor 30 executes predetermined processing based on the contents of the instruction.例文帳に追加

処理部３０は、取得部２８から指示の内容を入力した場合に、指示の内容にもとづいて所定の処理を実行する。 - 特許庁

A processor incorporates a memory management unit and contains an execution permitting instruction for permitting the execution of a program code on a main memory.例文帳に追加

プロセッサは、メモリ管理ユニットを内蔵し、且つ、メイン・メモリ上のプログラム・コードの実行を許可する実行許可インストラクションを含んでいる。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor which is suitable to be realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

The image generating processor starts to perform an operation for calculating a trajectory of an image moving on the imaging surface during an exposure period on receiving the input instruction.例文帳に追加

画像生成プロセッサは、指示入力によって像が撮像面上を露光期間中に移動する移動軌跡演算を開始する。 - 特許庁

When receiving the notification of the completion of processing from all the site CPUs 10, the main processor 20 issues a resumption instruction S16 of the program.例文帳に追加

メインプロセッサ２０が、すべてのサイトＣＰＵ１０から処理完了の通知を受領すると、プログラムの再開命令Ｓ１６を発行する。 - 特許庁

This method is directed to a processor element constituted to execute integer instruction set architecture, for example, a microprocessor or a micro controller.例文帳に追加

本発明は、整数命令セットアーキテクチャを実行するために構成されたプロセッサエレメント、例えばマイクロプロセッサ又はマイクロコントローラに向けられる。 - 特許庁

To provide a programmable digital signal processor(DSP) of low power consumption and high efficiency having a variable instruction length and facilitated in programming.例文帳に追加

可変命令長を有し、プログラミングが容易な低消費電力かつ高効率のプログラムラマブル・ディジタル信号プロセッサ（ＤＳＰ）を提供する。 - 特許庁

The processor 12 is provided with instruction rearrangement mechanism 18 (for example, a queue) having plural slots 21 to temporarily store each of the plural instructions.例文帳に追加

プロセッサ(12)は、複数の各命令を一時的に記憶するための複数のスロット(21)を有する命令再配置メカニズム(18)(例えばキュー)を備える。 - 特許庁

The register file architecture of a general digital signal processor(DSP) supports array independent SIMD(single instruction/multiple data processing) operation.例文帳に追加

汎用ディジタル信号プロセッサ（ＤＳＰ）のレジスタファイルアーキテクチャは、配列独立ＳＩＭＤ（単一命令／複数データ処理）演算をサポートする。 - 特許庁

The processor has an instruction for making an arithmetic processing unit execute return subroutine processing and stack frame release processing.例文帳に追加

本発明に係るプロセッサは、リターンサブルーチン処理と、スタックフレーム解放処理とを演算処理装置に実行させる命令を有するプロセッサである。 - 特許庁

The processor 12 receiving the instruction reads a table name from the file 11 and retains data in a table within the database 14 (S310).例文帳に追加

指示を受けた情報処理装置12は、フォーム作成情報ファイル11からテーブル名を読み取りデータベース14内のテーブルに該データを保存する（Ｓ310 ）。 - 特許庁

An image processor creates raster data showing a result of drawing an object according to input data including the drawing instruction of the object.例文帳に追加

画像処理装置は、オブジェクトの描画命令を含む入力データに応じて、オブジェクトの描画結果を表すラスターデータを作成する。 - 特許庁

This 8-bit processor is designed step by step as a hierarchical composition of several functional units (ALU, instruction decoder, memory). 例文帳に追加

この８ビット・プロセッサは, いくつかの機能単位（論理演算装置, 命令デコーダ, メモリ)の階層的な構成体として段階的に設計された. - コンピューター用語辞典

To automatically give an instruction to a control processor by providing a method for detecting a paper UI(user interface) before a scan step and an image processing step.例文帳に追加

スキャンステップや画像処理ステップの前にペーパーＵＩを検出する方法を提供して、制御プロセッサに命令を自動的に与える。 - 特許庁

A normal write instruction (write and storage) 11, corresponding to a conventional cache control method and the write instruction 12 for a cache error are respectively prepared as being different instructions in the instruction set 10 of a general purpose processor 1.例文帳に追加

汎用プロセッサ１の命令セット１０中に従来のキャッシュ制御手法に従う通常のライト命令（書込み、ストア）１１と、本発明の一実施例によるキャッシュ制御手法に従うキャッシュ・ミス用ライト命令１２とが夫々別の命令として用意されている。 - 特許庁

Then, an exclusive line 15 for connecting between the broadcast area caches is extended, and a store instruction issued by the instruction processor is automatically transmitted to all the broadcast area caches and updated so that the updated results of the values in response to the store instruction to the broadcast areas can be reflected.例文帳に追加

ブロードキャストエリアキャッシュ間を結ぶ専用線１５を張り、命令プロセッサの発行したブロードキャストエリアに対するストア命令による値の更新結果の反映のために、そのストア命令を自動的にすべてのブロードキャストエリアキャッシュへ送出して更新を行う。 - 特許庁

To generate a program to perform register allocation to instruction word strings arranged by instruction scheduling, so that bit transition of bit expression of register specification is reduced, and to especially reduce power consumption in the case of erroneous caching, etc., in a cluster configuration VLIW(very long instruction word) processor.例文帳に追加

命令スケジューリングが配置した命令語列に対し、レジスタ指定のビット表現のビット遷移を少なくするようレジスタ割当を行い、特に、クラスタ構成ＶＬＩＷプロセッサにおけるキャッシュミス時等における消費電力を低減させるプログラムを生成する。 - 特許庁

In an information processing terminal device 18 receiving an instruction of copy processing or the like and sending the instruction to an image processor 10, the kinds of the instructions are classified into at least two kinds of an "immediate processing" instruction and a "standby processing" instruction, and propriety of a return to the normal mode from the power saving mode is decided based on a predetermined condition including the kind of each instruction.例文帳に追加

複写処理等の指示を受けると共に、画像処理装置１０へ当該指示を送出する情報処理端末装置１８において、指示の種類を少なくとも「即時処理」指示と「待機処理」指示との２種類に分類し、それぞれの指示の種類を含む予め定めた条件に基づいて、節電モードから通常モードへの復帰の是非を判定するようにした。 - 特許庁

An LSI 10 comprises a processor 12 having a pipeline 15 which processes instruction data input to the processor 12 through a bus 13 and an arithmetic execution circuit 16 which perform, upon input of the instruction data processed by the pipeline 15 thereto, arithmetic processing according to the instruction data; and a storage circuit 14 which stores the instruction data input from the pipeline 15 to the arithmetic execution circuit 16.例文帳に追加

ＬＳＩ１０は、バス１３を介してプロセッサ１２に入力された命令データを処理するパイプライン１５、及びパイプラインに１５よって処理された命令データが入力され、命令データに従って演算処理を行う演算実行回路１６を有するプロセッサ１２と、パイプライン１５から演算実行回路１６に入力される命令データを格納する記憶回路１４と、を有するものである。 - 特許庁

This page printer controller 10 is equipped with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for connecting mutually the printer video processor to an external memory and the cache memories for data and for instruction, and an input/output controller for connecting mutually the page printer controller to an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

A page printer controller (10) is provided with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for interconnecting the printer video processor with an external memory and the cache memories for data and for instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

The hardware 40 has an instruction storage device 41 for storing the redundant machine word instruction sequence 31b, a processor 42 such as a CPU which operates according to the machine word instruction string 31b stored in the storage device 41, and a data storage device 43 accessed by the processor 42 to store data necessary for the operation.例文帳に追加

ハードウェア４０は、冗長化された機械語命令列３１ｂを格納する命令用記憶装置４１と、この記憶装置４１に格納された機械語命令列３１ｂに従って動作するＣＰＵ等の処理装置４２と、この処理装置４２によりアクセスされ、その動作に必要なデータを格納するデータ用記憶装置４３とを有している。 - 特許庁

When the second processor executes an instruction associated with the bus access, the memory management mechanism of the second processor stops the access, requests exception handling, and waits until receiving an arbitration end notification by a second signal from the first processor.例文帳に追加

第２のプロセッサがバスアクセスを伴う命令を実行したときは、当該第２のプロセッサのメモリ管理機構が当該アクセスを中止し、例外処理を要求して、第１のプロセッサから第２の信号によって調停終了通知を受信するまで待機する。 - 特許庁

To provide a processor capable of reducing the memory capacity of instruction memories needed in each processor core and also profluently transferring program data by efficiently transferring the program data to the each processor core, and its program transfer method.例文帳に追加

各プロセッサコアに対しプログラムのデータを効率よく転送することにより、各プロセッサコアにおいて必要とするインストラクションメモリのメモリ容量を削減し、かつプログラムのデータを淀み無く転送することのできるプロセッサとそのプログラム転送方法を提供する。 - 特許庁

To automatically start the scanning of a film image according to an image read instruction from an information processor apart from an image processor after the end of the read start preparation, etc., of the normal film image in the image processor.例文帳に追加

画像処理装置における正常なフィルム画像の読み取り開始準備等が終了した後は、画像処理装置から離れた情報処理装置からの画像読み取り指示に従い自動的にフィルム画像の走査を開始させることである。 - 特許庁

In the composit type computing device 100, when an operation system 1101 issues an instruction for turning a processor 1021 into a sleep state of its processor according to a load status, a management network MI is used to notify a management module 107 of the change of the state of the processor.例文帳に追加

複合型計算機装置100において、オペレーションシステム1101が負荷状況によりプロセッサ1021をプロセッサのスリープ状態へ移行する命令を発行する場合に管理用ネットワークMIを用いて管理モジュール107にプロセッサの状態の変更を通知する。 - 特許庁

Many processor elements 102, which execute data processing individually in response to an instruction code for which data setting is made individually and control the switchover of mutual connection relation, are disposed in a matrix shape, and the instruction codes of these many processor elements 102 are sequentially switched with state control parts 101.例文帳に追加

個々にデータ設定される命令コードに対応してデータ処理を個々に実行するとともに相互の接続関係を切換制御する多数のプロセッサエレメント１０２が行列形状に配列されており、これら多数のプロセッサエレメント１０２の命令コードを状態管理部１０１で順次切り換える。 - 特許庁

Many processor elements 107 which execute data processing individually in response to an instruction code for which data setting is made individually and control switchover of mutual connection relation are disposed in a matrix shape, and the instruction codes of these many processor elements 107 are sequentially switched with state control parts 105.例文帳に追加

個々にデータ設定される命令コードに対応してデータ処理を個々に実行するとともに相互の接続関係を切換制御する多数のプロセッサエレメント１０７が行列形状に配列されており、これら多数のプロセッサエレメント１０７の命令コードを状態管理部１０５で順次切り換える。 - 特許庁

When the TLBI is received and an entry of a master processor in the TLB is disabled, a processor starts the TLBI protocol and it leads TLBI handling similar to a local barrier instruction.例文帳に追加

ＴＬＢＩが受け取られてマスタ・プロセッサのＴＬＢ内のエントリが無効化されるとき、プロセッサは、ＴＬＢＩプロトコルを起動して、それがローカル・バリア・インストラクションに類似したＴＬＢＩのハンドリングをもたらす。 - 特許庁

An instruction issue unit DU 21 for supplying control signals ϕv, ϕp to the VU 1 and the PU 2 is sequenced as an exclusive circuit and the VUPU processor 20 is made a compact and low power consumption processor.例文帳に追加

ＶＵ１およびＰＵ２に制御信号φｖおよびφｐを供給する命令発行ユニットＤＵ２１をシーケンサ化して専用回路とし、ＶＵＰＵプロセッサ２０をコンパクトで低消費電力にする。 - 特許庁

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

To provide a new control apparatus for preventing a reduction in processing speed due to code conversion of a program when a sequence processing program having an instruction set of another processor is executed on its own processor.例文帳に追加

他のプロセッサの命令セットで構成されたシーケンス処理プログラムを自プロセッサ上で実行する際に、プログラムのコード変換による処理速度の低下を防ぐ新しい制御装置を提供する。 - 特許庁

In this data processor, a first control register (24) is used for holding of first information (SIFI) for selectively instructing to make execution of a part of instructions of an instruction set executable in the data processor impossible.例文帳に追加

第１の制御レジスタ（２４）はデータプロセッサで実行可能な命令セットのうち一部の命令の実行を不可能にすることを選択的に指示する第１の情報(ＳＩＦＩ)の保持に利用される。 - 特許庁

This multi-processor system is provided with plural instruction processors 11 and 12, and a part of a main storage 14 is defined as a broadcast area, and each processor is respectively provided with broadcast area caches 1103 and 1203 with only the broadcast area as an object.例文帳に追加

複数の命令プロセッサ１１、１２を備え、主記憶１４の一部をブロードキャストエリアと定義し、ブロードキャストエリアのみを対象とするブロードキャストエリアキャッシュ１１０３、１２０３を、各プロセッサに備える。 - 特許庁

In the multiprocessor system 100, an interruption generation part 24 of a first processor generates interruption to a second processor when a predetermined call instruction is executed in a main routine under execution.例文帳に追加

マルチプロセッサシステム１００において、第１のプロセッサの割込発生部２４は、実行中のメインルーチンにおいて所定のコール命令を実行したとき第２のプロセッサに対して割込を発生させる。 - 特許庁

To provide a communication terminal equipment for transmitting document information prepared by an outside processor and preliminarily stored image information in a batch in response to only an instruction from the outside processor.例文帳に追加

外部処理装置からの指示のみで、外部処理装置で作成した文書情報と、予め記憶している画像情報とを合わせて送信することができる通信端末装置を提供する。 - 特許庁

When a stop instruction arrives from a main processor, present time showing stop time in a sub-processor is acquired and a delay time measuring means calculates delay time from original time and present time.例文帳に追加

メインプロセッサから停止指示が到来した場合に、サブプロセッサにおける停止時刻を示す現在時刻を取得し、遅延時間計測手段により元時刻と現在時刻とから遅延時間を算出する。 - 特許庁

In the output processor 20, according to the determination of an image kind determination processing part 24, a film output processing part 25 outputs the image data in a film by the instruction of the first output processing from the image processor 10, and a paper output processing part26 outputs the relevant information to paper by the instruction of the second output processing from the image processor 10.例文帳に追加

また、出力処理装置２０において、画像種別判定処理部２４の判定に従って、画像処理装置１０からの第１の出力処理の指示ではフィルム出力処理部２５が画像データをフィルム出力して、画像処理装置１０からの第２の出力処理の指示では紙出力処理部２６が関連情報を紙出力する。 - 特許庁