「instruction processor」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

When a copy instruction is transferred from an application program 11 to a first storage controller 20, a channel processor 125 takes the copy instruction into a local memory 127.例文帳に追加

チャネルプロセッサ１２５は、アプリケーションプログラム１１から、コピー指示内容が第１の記憶制御装置１０へ転送されると、指示内容をローカルメモリ１２７に取り込む。 - 特許庁

Each L2C has a bulk instruction processing section 121 and sequentially processes a plurality of received instructions when receiving the bulk instruction from the host processor 11.例文帳に追加

各Ｌ２Ｃはバルク命令処理部１２１を持ち、上位プロセッサ１１からバルク命令を受信すると、受信した複数の命令を順番に処理する。 - 特許庁

To automatically perform processing such as defining an extension instruction and selecting the extension instruction and hardware extension in designing a reconfigurable processor.例文帳に追加

構成変更可能なプロセッサの設計において、拡張命令の定義処理、拡張命令及びハードウェア拡張の選択といった処理を自動的に行うこと。 - 特許庁

To suppress worsening of a branch penalty due to an increased number of instruction execution cycles of a main processor matched to the number of instruction execution cycles of a coprocessor.例文帳に追加

コプロセッサの命令実行サイクル数に合わせて主プロセッサの命令実行サイクル数を増加することに起因する分岐ペナルティの悪化を抑制する。 - 特許庁

To provide a processor in a multiprocessor system in which a local instruction memory can be shared between processors in a form of increasing the size of the local instruction memory.例文帳に追加

ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。 - 特許庁

A processor 4 comprises an instruction decoder 32 which responds to a preload instruction PLD[r_0] which triggers a preload operation such as a page table walk and a cache line fetch.例文帳に追加

プロセッサ４は、ページテーブルウォークおよびキャッシュラインフェッチ等の、プレロード操作をトリガするプレロード命令ＰＬＤ〔ｒ_０〕に応答する、命令デコーダ３２を備える。 - 特許庁

Upon an external interrupt during the processing of a vector instruction, the processor 1 holds external interrupt handling until finishing the vector instruction processing.例文帳に追加

プロセッサ１は、ベクトル命令の処理中に外部割り込みが発生した場合、そのベクトル命令の処理が終了するまで、外部割り込み処理を保留する。 - 特許庁

To enable an information processor, on which a special instruction for subroutine return is not prepared, to correctly recognize an instruction equivalent to subroutine return.例文帳に追加

サブルーチンリターンのための特別な命令が用意されていない情報処理装置において、サブルーチンリターン相当の命令を正しく認識することが課題である。 - 特許庁

The processor further includes a first execution unit which executes the instruction by a first execution cycle and executes the reproduced instruction by a second execution cycle.例文帳に追加

プロセッサは、第１の実行サイクルで命令を実行し、第２の実行サイクルで複製された命令を実行する第１の実行ユニットをさらに含む。 - 特許庁

INFORMATION PROCESSOR, INSTRUCTION ASSIGNMENT CONTROLLING METHOD, ITS DEVICE AND COMPUTER-READABLE STORAGE MEDIUM RECORDING INSTRUCTION ASSIGNMENT CONTROLLING PROGRAM例文帳に追加

情報処理装置、命令割当て制御方法、命令割当て制御装置および命令割当て制御プログラムを記録したコンピュータで読取り可能な記録媒体 - 特許庁

An instruction reply section 27 sends a test output execution instruction including test image data generated from the test image generating section 26 back to the image processor.例文帳に追加

命令返信処理部２７は、テスト画像生成部２６が生成したテスト画像データを含むテスト出力実行命令を画像処理装置へ返信する。 - 特許庁

Furthermore, a non-invasive trace unit 300 is coupled to the processor 130 for generating trace information indicating the instruction executed by the processor from an input signal received from the processor 130.例文帳に追加

また、プロセッサ１３０から受けた入力信号からプロセッサが実行する命令を表す追跡情報を生成するための、非侵入的追跡ユニット３００がプロセッサ１３０に結合する。 - 特許庁

To solve the problem that a technology for implementing an atomic compare and swap instruction is required for a CELL processor where a first processor and a second processor have different sized register lines.例文帳に追加

第１のプロセッサと第２のプロセッサとが異なるサイズのレジスタ・ラインを持つＣＥＬＬプロセッサにおいて、アトミックなコンペア・アンド・スワップ命令を実行するための技術が必要である。 - 特許庁

The processing unit of an intermediate hierarchy in a hierarchical shared bus multi-processor system is provided with a processor having a programmable ability being equal to that of a normal processor, an instruction memory and a data memory.例文帳に追加

階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。 - 特許庁

The processor apparatus includes a sequence controller 20 that decodes an instruction code stored in an instruction memory 10, an operation array 21 that executes operation of the decoded instruction code, and an asynchronous FIFO 12.例文帳に追加

プロセッサ装置は、命令メモリ１０に格納された命令コードをデコードするシーケンスコントローラ２０と、デコードされた命令コードを実行演算する演算アレイ２１と、非同期ＦＩＦＯ１２とを備える。 - 特許庁

In the processor core, an instruction issuing latency register 75 for regulating a latency concerning the interval restriction of the instruction issuing of the unit 73 is provided to prevent the contention of a resource with the preceding instruction.例文帳に追加

プロセッサコア内に、特殊用途命令演算器７３の命令発行の間隔制約に関するレイテンシを規定する命令発行レイテンシレジスタ７５を設けて先行の命令とのリソースの競合を防ぐ。 - 特許庁

An execution instruction part 38 outputs an execution instruction of the business form processing contents which are set in the candidate registration business form to a business form processor based on an instruction of a user or a magnitude of the difference degree.例文帳に追加

実行指示部３８は、使用者の指示または相違度の大きさに基づいて候補登録帳票に設定された帳票処理内容の実行指示を帳票処理装置に出力する。 - 特許庁

A managing table, which is made to correspond to the instruction state of an instruction part 202 in the display direction control information for controlling the operation of the relevant information processor corresponding to this instruction state, is stored in a RAM 204.例文帳に追加

表示方向での指示部２０２の指示状態と、該指示状態に対する当該情報処理装置の動作を制御する制御情報を対応づけた管理テーブルをＲＡＭ２０４に記憶する。 - 特許庁

For example when the capacity of the cache memory is reduced, an "instruction for reduction" is output from a processor 11.例文帳に追加

たとえば、キャッシュメモリの容量を削減させる場合、プロセッサ１１より“削減の指示”が出力される。 - 特許庁

A process for determining a difference between the correction instruction data and RIP (Raster Input Processor) development data is performed to extract difference data (step S2).例文帳に追加

ＲＩＰ展開データとの間で差分処理を行い、差分データを抽出する（ステップＳ２）。 - 特許庁

To reduce the power consumption according to an instruction to execute the operating voltage of a processor.例文帳に追加

プロセッサの動作電圧を実行する命令に応じて最適化を行い消費電力を削減する。 - 特許庁

The check processor 100 receives the printing instruction, and then executes endorsing print to the check S.例文帳に追加

小切手処理装置１００は、印字指示を受信した後に、小切手Ｓへの裏書き印字を実行する。 - 特許庁

An information processor 100 outputs an instruction for reading the BIOS out when the power source is turned on.例文帳に追加

情報処理装置１００は、電源が立ち上がるとＢＩＯＳを読み出すため命令を出力する。 - 特許庁

A user inputs the content (e.g., reproducing operation) of an operation instruction in an information processor 300.例文帳に追加

使用者が、情報処理装置３００において動作指示の内容（たとえば、再生）を入力する。 - 特許庁

To provide a data processor to which plural data are outputted based on a simple instruction.例文帳に追加

簡単な指示に基づいて複数のデータが出力されるデータ処理装置を提供することである。 - 特許庁

When the processor 20 side receives the readopropc instruction, the operand and the next operation code are collectively read.例文帳に追加

一方、プロセッサ２０の側も、readopropc命令を受けた場合は、オペランドと次のオペコードとを一括して読み出す。 - 特許庁

To provide a parallel processor improving the use efficiency of an expansion instruction in processing a single operation.例文帳に追加

単一のオペレーションを処理する際の拡張命令の利用効率を高める並列プロセッサを提供する。 - 特許庁

DEVICE AND PROCESSOR FOR TRANSMITTING AND EXECUTING CONTROL INSTRUCTION TO GAIN ACCESS TO FUNCTIONS OF RECEIVER例文帳に追加

受信機の機能にアクセスするための制御命令を伝送及び実行するための装置及びプロセッサ - 特許庁

The information processor issues an inhibition instruction of a hypervisor call from the hypervisor 1a in a step S3.例文帳に追加

情報処理装置はステップＳ３でハイパーバイザ１ａからハイパーバイザコールの抑止命令を発行する。 - 特許庁

When the reply information is returned from the processors 12B and 12C, the processor 12A starts to perform the instruction.例文帳に追加

プロセッサ１２Ｂ，１２Ｃからリプライ情報が返ったら、プロセッサ１２Ａは、上記命令の実行に入る。 - 特許庁

When the host device issues an instruction for canceling the execution, the image processor stops the execution of the print job.例文帳に追加

ホスト装置が実行のキャンセルを指示すると、画像処理装置は、印刷ジョブの実行を中止する。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁

In the processor, translation is performed into an internal instruction format for operating appropriately each performing device to be executed.例文帳に追加

プロセッサ内では、各実行装置を適切に動作させる内部命令フォーマットに翻訳し、実行を行う。 - 特許庁

This digital signal processor is provided with an NOP control field in each instruction word stored in a program memory array circuit 130.例文帳に追加

プログラムメモリアレイ回路１３０に記憶される各命令語におけるＮＯＰ制御フィールドを設ける。 - 特許庁

The processor executes a cache line fill instruction to the cache line corresponding to a designation address.例文帳に追加

そして、プロセッサは、指定アドレスに対応するキャッシュラインに対してキャッシュライン充填命令を実行する。 - 特許庁

Consequently, a processor readout instruction for the I/O data does not need a wait time for a memory transaction.例文帳に追加

その結果、Ｉ／Ｏデータに対するプロセッサ読出し命令は、メモリトランザクションの待ち時間を必要としない。 - 特許庁

METHOD AND SYSTEM FOR INSTRUCTION STUFFING OPERATIONS DURING NON-INTRUSIVE DIGITAL SIGNAL PROCESSOR DEBUGGING例文帳に追加

非侵入型デジタル信号プロセッサデバッギング中における命令スタッフィング動作に関する方法及びシステム - 特許庁

PRINT SETTING INSTRUCTION DEVICE, INFORMATION PROCESSOR, PRINT PROCESSING SYSTEM, PRINT SETTING INSTRUCITON SYSTEM AND CONTROL PROGRAM例文帳に追加

印刷設定指示装置、情報処理装置、印刷処理システム、印刷設定指示システムおよび制御プログラム - 特許庁

To provide an arithmetic processor of high performance for preventing the flash of a prefetch queue or instruction register.例文帳に追加

プリフェッチキューのフラッシュやインストラクションレジスタのフラッシュを防ぎ、ハイパフォーマンスの演算処理装置を提供する。 - 特許庁

To provide a method and apparatus for affecting subsequent instruction processing in a data processor (10).例文帳に追加

データ・プロセッサ（１０）において後続の命令処理に影響を及ぼす方法および装置を提供する。 - 特許庁

This invention provides a computer program and a data processor instruction set with variable Mux instructions.例文帳に追加

本発明は、コンピュータプログラムおよびデータプロセッサ命令セットに可変再配列Ｍｕｘ命令を提供する。 - 特許庁

Concerning the microprocessor system for executing an instruction described in a program, this system is provided with a main processor 100 for executing the first instruction set on hardware and executing the second instruction set on software and a coprocessor 200, which is operated under the control of the said main processor, for executing the said second instruction set on hardware.例文帳に追加

プログラムに記述された命令を実行するマイクロプロセッサシステムにおいて、第１の命令セットをハードウェア上で実行すると共に第２の命令セットをソフトウェア上で実行するメインプロセッサ１００と、前記メインプロセッサの管理下で動作して前記第２の命令セットをハードウェア上で実行するコプロセッサ２００とを備える。 - 特許庁

With selecting a machine description, it is made possible to generate an instruction simulator of a real specification model (first model) of a target processor and an instruction simulator of a model (second model) having a difference between the target processor and a part of an architecture of an instruction (step S3, S4).例文帳に追加

マシンディスクリプションを選択することで、ターゲットプロセッサの実仕様のモデル（第１のモデル）のインストラクションシミュレータや、当該ターゲットプロセッサとインストラクションのアーキテクチャの一部が異なるモデル（第２のモデル）のインストラクションシミュレータを生成できるようにした（ステップＳ３、Ｓ４）。 - 特許庁

To reduce the capacity of an instruction memory, and to flexibly assign a program area whose application is required by constituting an instruction memory as a multi-port memory in the constitution of a multi-processor system in which a processor and an instruction memory are mounted one to one.例文帳に追加

プロセッサとインストラクション・メモリを１対１に装備したマルチプロセッサシステムの構成で、インストラクション・メモリをマルチポート・メモリにすることによって、インストラクション・メモリの容量を削減することと共に、アプリケーションの必要とするプログラム領域を柔軟に割り当てることができる。 - 特許庁

When the said coprocessor 200 meets a specified instruction, for which it is necessary to operate data under the control of the said main processor 100, in the said second instruction set, a notice is issued to the said main processor 100 and the execution of the relevant instruction is demanded.例文帳に追加

前記コプロセッサ２００は、前記第２の命令セットのうち、前記メインプロセッサ１００の管理下にあるデータを操作する必要を生ずる特定の命令に遭遇した場合、前記メインプロセッサ１００に通知を発行して当該命令の実行を依頼する。 - 特許庁