「P ion」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In the vehicle 100, a power supply unit 130 having a lithium ion secondary battery having positive and negative electrodes and a solid electrolyte containing lithium (Li), phosphor (P) and sulfur (S) interposed between the positive and negative electrodes is arranged inside the wheels 120A, 120B.例文帳に追加

そして、この車両１００では、正極と、負極と、これら正極および負極間に介在されリチウム（Ｌｉ）、リン（Ｐ）および硫黄（Ｓ）を含む固体電解質とを備えたリチウムイオン二次電池を有する電源ユニット１３０が車輪１２０Ａ，１２０Ｂの内部に配設された。 - 特許庁

In an ion implanter 10 in which ions are extracted from a plasma P formed in a vacuum chamber 1 via a grid electrode 6 and in which the ions are implanted into a substrate W, a voltage applying means to alternately supply positive ions and electrons in the plasma to the substrate via the grid electrode 6 is installed.例文帳に追加

真空チャンバ１内で形成したプラズマＰからグリッド電極６を介してイオンを引き出し、基板Ｗへ当該イオンを注入するイオン注入装置１０において、グリッド電極６を介してプラズマ中の正イオンと電子を基板へ交互に供給する電圧印加手段を設ける。 - 特許庁

A trench is formed in an n^- type drift layer (1) and embedded by crystal growth, by forming a p-type surf layer (4) by ion injection from oblique direction, and thus a 2nd n^- drift layer (5) is formed to form a longitudinal resurf structure, thereby forming a power MOSFET having low ON- resistance.例文帳に追加

ｎ^−型ドリフト層（１）にトレンチを形成し、斜め方向からのイオン注入によりｐ型リサーフ層（４）を形成し、トレンチを結晶成長により埋め込むことで第２のｎ^−ドリフト層（５）を形成することにより縦型リサーフ構造を形成し、低オン抵抗のパワーＭＯＳＦＥＴを形成する。 - 特許庁

The filter is manufactured, such that a high-purity ZnO target is epitaxially grown on a sapphire substrate, using the sputtering method to obtain a high-resistance ZnO film, which is further grown by doping As using the ion implantation technique or using a dopant-mixed target to obtain a low-resistance P-type 2-6 group compound semiconductor film.例文帳に追加

高純度ＺｎＯターゲットをスパッタリング法によりサファイア基板上にエピタキシャル成長させ高抵抗のＺｎＯ膜を得、さらにＡｓをイオン注入法でドーピング、または、ドーパントを混ぜたターゲットを用いて成長させる低抵抗のＰ型２−６族化合物半導体膜を得る。 - 特許庁

Then, after a gate insulating film 2 and the gate electrode 3 are formed on the diffusion layer 4a, a p-type diffusion layer 5a for channel is formed by performing ion implantation by using an implantation mask 12 covering part of the upper surface of the electrode 3 and the region 7a for drain of the substrate 1 and the gate electrode 3 as masks.例文帳に追加

そして、ゲート絶縁膜２及びゲート電極３を形成した後、ゲート電極３上の一部及び半導体基板１のドレイン用領域７ａ上を覆う注入マスク１２及びゲート電極３をマスクにしてイオン注入を行い、ｐ型のチャネル用拡散層５ａを形成する。 - 特許庁

The electrode length L1 of the second electric charge transfer electrode is longer than the electrode length L2 of the first electric charge transfer electrode, and an n^--type potential step difference region 113 is formed to an upperstream side of the CCD channel region under the second electric charge transfer electrode by ion implantation of a p-type impurity.例文帳に追加

第２電荷転送電極の電極長Ｌ１は、第１電荷転送電極の電極長Ｌ２よりも長く、かつ第２電荷転送電極下のＣＣＤチャネル領域の上流側部分には、ｐ型不純物のイオン注入によりｎ^−型ポテンシャル段差領域１１３が形成される。 - 特許庁

Then, a p-type conductive diffusion preventing layer 31 for preventing the diffusion of a diffusion layer 23a is configured to be formed by CB Halo Ion Implantation process using the second interlayer film 35 as a mask while a first side wall insulation film exposed within the contact hole 25a is separated.例文帳に追加

そして、コンタクト孔２５ａ内に露出する第１の側壁絶縁膜を剥離した状態で、第２の層間膜３５をマスクに、ＣＢハロー・Ｉ／Ｉにより、拡散層２３ａの拡散を防止するためのｐ導電型の拡散防止層３１を形成する構成となっている。 - 特許庁

Phosphorus 15 is ion-implanted in a P substrate using, as a mask, the silicon nitride films 11, 11a as the mask pattern which has an aperture 11b corresponding to a deep N well forming region and a silicon nitride film 11a like an island corresponding to an IP well forming region 6 within the aperture 11b (a).例文帳に追加

ディープＮウエル形成領域に対応して開口部１１ｂをもち、その開口部１１ｂ内にＩＰウエル形成領域６に対応して島状のシリコン窒化膜１１ａをもつマスクパターンとしてのシリコン窒化膜１１，１１ａをマスクにしてＰ基板１にリン１５をイオン注入する（ａ）。 - 特許庁

When a complementary MOS transistor is formed in a P-type semiconductor substrate 1, the need for implanting the ion of an N-type impurity deep into a gate electrode 9 at a high concentration is eliminated by introducing in advance the N-type impurity over the full film thicknesses of gate electrodes 8 and 9.例文帳に追加

Ｐ型半導体基板１に相補型ＭＯＳトランジスタを形成する場合、予めゲート電極８、９の全膜厚にわたってＮ型不純物を導入することにより、ゲート電極９にＮ型不純物を濃くかつ深くイオン注入する必要がなくなる。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

The mixed ion conductor is formed of a perovskite oxide containing Ba, Ce and In, of which the perovskite oxide is a crystalline compound expressed by: Ba(Ce_1-xIn_x)_pO_3 (where, x is within a range of 0.4 or more and 0.6 or less, and p is in a range of 1 or more and 1.02 or less).例文帳に追加

本発明の混合イオン伝導体は、ＢａとＣｅとＩｎを含むペロブスカイト型酸化物の混合イオン伝導体であって、前記ペロブスカイト型酸化物は、Ｂａ（Ｃｅ_1-xＩｎ_x）_pＯ_3（但し、ｘは０．４以上０．６以下の範囲、ｐは１以上１．０２以下の範囲。）で示される結晶化合物である。 - 特許庁

This is an insulation coating in which indispensable constituting elements are a first element group composed of P and O, and a second element to produce positive ions of divalence or more in which an ion radius in 6 coordination number defined by Shannon is not less than 0.073 nm, and in which B is not substantially contained.例文帳に追加

ＰとＯとからなる第１元素群と、シャノンにより定義された６配位のイオン半径が０．０７３ｎｍ以上である２価以上の陽イオンを生じ得る第２元素とを必須構成元素とし、Ｂを実質的に含まないことを特徴とする絶縁皮膜。 - 特許庁

The method includes the steps of coloring, by adding acid, starch, iodine compound to the liquid to be measured; coloring by adding diethyl-p-phenylenediamine; coloring by adding the diethyl-p-phenylenediamine after adding glycine solution, wherein the degree of color is measured in each coloring process; and measuring the chlorite ion by calculating the measured values.例文帳に追加

被検液中の亜塩素酸イオン濃度を測定する方法であって、被検液に対して、酸、デンプン、及びヨウ素化合物を添加して発色させる工程、ジエチル−ｐ−フェニレンジアミンを添加して発色させる工程、グリシン溶液を添加した後にジエチル−ｐ−フェニレンジアミンを添加して発色させる工程、で各々の発色度を測定し、その測定値を演算することにより亜塩素酸イオンを測定方法である。 - 特許庁

Unlike conventional techniques wherein ion injection is performed using a resist mask provided at a predetermined distance d from an element separation region end, the resist mask is not misaligned and the distance d from the end of the element separation region 13 is made stable to stably form a p-type impurity region 133.例文帳に追加

素子分離領域端から所定の距離ｄだけ離れるように設けられたレジストマスクを用いてイオン注入ろ行う従来技術のようにレジストマスクの合わせずれが生じることなく、素子分離領域１３の端からの距離ｄを安定化させて、ｐ型不純物領域１３３を安定化して形成することができる。 - 特許庁

Boron ion 5 is implanted selectively to a region for isolation region formation via a thermal silicon oxide film on a P-type semiconductor substrate 1, boron 6 is added to an epitaxial layer 2, a silicon oxide film 10 of a low temperature is formed on the semiconductor substrate 1, and an isolation region 8 is formed by drive-in diffusion.例文帳に追加

Ｐ型半導体基板１上の熱シリコン酸化膜を介して分離領域形成用の領域に選択的にボロンイオン５を注入しエピタキシャル層２にボロン６を添加し、半導体基板１上に低温のシリコン酸化膜１０を形成し、ドライブイン拡散をして分離領域８を形成する。 - 特許庁

Ion implantation of arsenic ions or the like is performed from the upper part of the trench 3 having the composition in parallel with the trench sidewall 3a and vertically or at a certain angle to a P-type well layer 1 to form the N+ type source layer 4 opposed to a floating gate FG6 extended from the bottom of the trench 3 to the trench sidewall 3b over a wide area.例文帳に追加

かかる構成のトレンチ３の上部からトレンチ側壁３ａに平行で、且つＰ型ウエル層１に垂直又は角度をもった砒素イオン等のイオン注入を行い、トレンチ３底面からトレンチ側壁３ｂに延在するフローティングゲートＦＧ６と広い面積で対峙するＮ＋型ソース層４を形成する。 - 特許庁

As the semiconductor device formed on a silicon carbide semiconductor substrate, a diode and a transistor, etc. are manufactured by selectively forming in the epitaxial layer grown on the surface which is inclined from a (000-1) surface of the substrate by 0 or more degree of the angle and less than 1 degree of the angle, by ion implanting a P-type or N-type region.例文帳に追加

炭化珪素半導体基板上に形成する半導体装置として、基板の（０００−１）面から０°超で以上１°未満傾斜した面上に成長したエピタキシャル層に、Ｐ型あるいはＮ型領域をイオン注入により選択的に形成して製造したダイオード、トランジスターなどとする。 - 特許庁

This composition may be one further containing a catalyst compound (D) comprising a salt containing no direct C-P bond and containing at least one of an alkali metal cation, an alkaline earth metal cation, and a halide ion, wherein the catalyst compound (D) is used in an amount of 0.01-2 wt.% based on the epoxy compound (B).例文帳に追加

さらに、炭素−リン直接結合を含まず、かつアルカリ金属陽イオン、アルカリ土類金属陽イオンおよびハロゲン陰イオンの少なくとも１種を含有する塩からなる触媒化合物（Ｄ）を含み、触媒化合物（Ｄ）が、エポキシ化合物（Ｂ）に対して、０．０１〜２重量％の割合で配合されている熱可塑性樹脂組成物。 - 特許庁

The content of the first bound water 161 is set to an amount such that the internal pressure of the case reaches a valve opening pressure P by the first bound water 161 and another gas within the case before the temperature of the lithium ion secondary battery exceeds the highest temperature of the general using temperature range and reaches the decomposition temperature of the positive electrode active material 153.例文帳に追加

第１結合水１６１の含有量を、リチウムイオン二次電池の温度が、通常使用温度範囲の最高温度を超えてから正極活物質１５３の分解温度に達する前に、ケース内の第１結合水１６１及び他のガスによりケースの内圧が開弁圧Ｐに達する量としている。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

P-type well regions 2 are formed in the surface layer of an N-type semiconductor substrate 1, N-type emitter region 3 are formed in the surface layer of each of the regions 2 by an As ion implantation and polysilicon gate electrodes 5 are formed on the surfaces, which are held between the substrate 1 and the regions 3, of the regions 2 via a gate insulating film 4.例文帳に追加

ｎ形の半導体基板１の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にＡｓのイオン注入でｎエミッタ領域３を形成し、半導体基板１とｎエミッタ領域３に挟まれたｐウエル領域２の表面にゲート絶縁膜４を介して、ポリシリコンのゲート電極５を形成する。 - 特許庁

The method for manufacturing the optical semiconductor integrated circuit device comprises the steps of forming a p^+-type exudated region of an emitter region in a vertical pnp transistor 21 by exudating an impurity from an emitter retrieving electrode 41, and forming an n^+-type diffused region 39 of a base leading region by ion implanting.例文帳に追加

本発明における光半導体集積回路装置の製造方法では、縦型ＰＮＰトランジスタ２１において、エミッタ領域であるＰ＋型の浸み出し領域はエミッタ取り出し電極４１からの不純物の浸み出しにより形成し、ベース導出領域であるＮ＋の拡散領域３９はイオン注入により形成する。 - 特許庁

In the method of manufacturing the silicon wafer for the CMOS device, the SiGe film and the SiC film are formed isolated from each other on a surface of the same silicon substrate using a selective epitaxial method or an ion implantation method, whereby an n-MOS device and a p-MOS device required for configuring the CMOS device are manufactured on the same silicon substrate isolated from each other like islands.例文帳に追加

ＣＭＯＳデバイス用シリコンウェハの製造方法において、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に分離して製造する。 - 特許庁

After an element separation area 2 is formed on a silicon board 1, a P well layer 3 is formed, after ion injection for threshold voltage Vth regulation is performed thereon, mixture gas or the like containing disilane is made a raw material, and epitaxial growth of the silicon layer 6 of low impurity concentration of impurity concentration 1E14 [}cm-3] less is selectively performed.例文帳に追加

シリコン基板１上に素子分離領域２を形成した後、Ｐウェル層３を形成し、これにしきい値電圧Ｖｔｈ調整用のイオン注入を行った後、ジシランを含む混合気体等を原料として、アクティブ領域のみに、選択的に不純物濃度１Ｅ１４〔ｃｍ^-3〕以下の低不純物濃度シリコン層６のエピタキシャル成長を行う。 - 特許庁

The copper foil for a lithium ion secondary battery has a fine particle layer comosed of Ni and Si on a surface of a copper alloy foil including 1.0-5.0 mass% Ni, 0.2-1.0 mass% Si, 0.1-2.0 mass% Zn and 0.03-0.2 mass% P.例文帳に追加

リチウムイオン二次電池用銅箔は、Ｎｉ：１．０質量％以上５．０質量％以下、Ｓｉ：０．２質量％以上１．０質量％以下、Ｚｎ：０．１質量％以上２．０質量％以下、Ｐ：０．０３質量％以上０．２質量％以下の各元素を含有する銅合金箔の表面に、ＮｉとＳｉとからなる微粒子層を有している。 - 特許庁

Each of the neutral particle beam generating mechanisms 50 comprises a micro-plasma generator 51 for generating a micro plasm in a plasma region P inside of a hole 40, and an ion take-out 52 for taking out ions 102 in a micro plasma to a neutralization region N, and a neutralizer 53 for generating neutral particle beams 104 by neutralizing the extracted ions 102.例文帳に追加

各中性粒子ビーム生成機構５０は、孔４０の内部のプラズマ領域Ｐにマイクロプラズマを発生させるマイクロプラズマ生成部５１と、マイクロプラズマ中のイオン１０２を中性化領域Ｎに引き出すイオン引出部５２と、引き出されたイオン１０２を中性化して中性粒子ビーム１０４を生成する中性化部５３とを有している。 - 特許庁

The insulation coating has a first insulation layer made of a first element-group comprising at least P and O, and made of second elements capable of generating cations having two or more valences whose six-coordination ion radiuses defined by Shannon are not smaller than 0.073 nm, and has a second insulation layer made of a silicone resin wherewith the first insulation layer is coated.例文帳に追加

本発明の絶縁被膜は、少なくともＰおよびＯからなる第１元素群とシャノンにより定義された６配位のイオン半径が０．０７３ｎｍ以上である２価以上の陽イオンを生じ得る第２元素とからなる第１絶縁層と、この第１絶縁層を被覆するシリコーン樹脂からなる第２絶縁層とを有することを特徴とする。 - 特許庁

These are a polyelectrolyte membrane that contains a composite material which is composed of phosphate crystalline substance particles and a polymer of (meth)acrylic ester containing a phosphoric acid group and in which at least a part of the phosphate crystalline substance particle and the polymer is cross-linked through -P-O-M-O-bond (M: metal ion) and a solid polymer fuel cell using the same.例文帳に追加

リン酸塩結晶質粒子と、リン酸基を含有する（メタ）アクリル酸エステル類の重合体からなり、該リン酸塩結晶質粒子と重合体の少なくとも１部が−Ｐ−Ｏ−Ｍ−Ｏ−結合（Ｍ：金属イオン）を介して架橋されている複合材料を含有する高分子電解質膜及びそれを用いた固体高分子型燃料電池。 - 特許庁

This lithium ion secondary battery having the above characteristic is obtained by using the NASICON type compound expressed with a formula LinFe2(XO4)3 (wherein, (n) satisfies 0≤n≤3, and X means P, W, and As) for the positive electrode active material and using the carbon group material, into which lithium can be electrochemically inserted freely to be removed, for a negative electrode.例文帳に追加

化学式Ｌｉ_ｎＦｅ_２（ＸＯ_４）_３（式中、ｎ、Ｘは、それぞれ０≦ｎ≦３、及びＸ：Ｐ，Ｗ，Ａｓを表す。）と表わされるナシコン型化合物を正極活物質とし、電気化学的にリチウムを挿入・脱離可能な炭素系物質を負極として用いることにより上記特性を有するリチウムイオン二次電池が得られる。 - 特許庁

This invention comprises the increase of molecular extinction coefficient of a colorant by ion-exchanging method to enable the increase of B (resin) of P/B and the design and adoption of a composition effective for increasing the concentration of polar groups and improve the quality required as a resin, thereby increasing the molecular extinction coefficient to the limit as far as possible and excluding process inhibiting factors.例文帳に追加

本発明の構成は、色素物質のイオン交換法で分子吸光係数を高め、これによりＰ／ＢのＢ（樹脂）を増加できる余地を作り、次いで、樹脂の役割である、極性基濃度を上げる効果とその質を高める組成を設計採用し、出来るだけ分子吸光係数の限界値に到達を可能ならしめ、この間のプロセス阻害因子を排除するという内容となっている。 - 特許庁

An n- type epitaxial Si layer held between trenches 3 is changed to a semiconductor structure consisting of n-type pillar layer 5/p-type pillar layer 4/n-type pillar layer 5 arranged transversely, which practically plays the same role as a super junction structure, by implanting As and B to a side surface of the trench 3 by using a rotational ion implantation method and using the difference in diffusion coefficient.例文帳に追加

回転イオン注入法を用いてＡｓおよびＢをトレンチ３の側面に注入し、拡散係数の違いを利用することによって、トレンチ３で挟まれたｎ^- 型エピタキシャルＳｉ層を、横方向に並んだｎ型ピラー層５／ｐ型ピラー層４／ｎ型ピラー層５からなる、実質的にＳｕｐｅｒ Ｊｕｎｃｔｉｏｎ構造と同じ役割を果たす半導体構造に変える。 - 特許庁

Since incident ion charges escape through the first and second P-type diffusion layers 7 and 11 at dry etching for the formation of the metal wirings, charge up will not take place on the first and second gate electrodes 4 and 6 or the characteristics will not become unbalanced by charge up and thereby no difference appears in the characteristics between transistors.例文帳に追加

上記構成をとることにより金属配線を形成する時のドライエッチングを行っても、入射イオン電荷が第一のＰ型拡散層７および第二のＰ型拡散層１１を通じて逃れるので第一のゲート電極４と第二のゲート電極６がチャージアップしない、あるいはチャージアップしてもアンバランスが生じないためトランジスタ間の特性に差が発生しない。 - 特許庁

The surface of the substrate 2 is formed in irregularity by etching, the epitaxial layer 3 is formed with its surface formed by allowing epitaxial growth to be performed on the principal plane of the substrate 2, the pn-composition plane 6 of the layer 4a and the layer 5 formed by ion implanting n-type and p-type impurities from the surface of the layer 3 is formed into irregularity.例文帳に追加

エッチングにより半導体基板２の表面を凹凸状に形成し、半導体基板２の主面上でエピタキシャル成長することにより表面が凹凸状のエピタキシャル層３を形成し、Ｎ型およびＰ型の不純物をエピタキシャル層３の表面からイオン注入することにより形成された半導体層４ａおよび半導体層５のＰＮ接合面６を凹凸状に形成する。 - 特許庁

In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加

縦型ＭＯＳＦＥＴの製造プロセスにおいて、横型ＭＯＳＦＥＴの形成領域をマスクした状態で、縦型ＭＯＳＦＥＴのソース領域１７を形成するためのイオン注入をおこなうことにより、同一半導体基板１１上に、実際の製品となるｎ型の縦型ＭＯＳＦＥＴとともに、その縦型ＭＯＳＦＥＴと同じゲート電極構造を有する評価用のｐ型の横型ＭＯＳＦＥＴを作製する。 - 特許庁