P ionの部分一致の例文一覧と使い方
該当件数 : 339件
In a method for manufacturing an insulated gate field effect transistor, two source-drain regions 10 are formed in a P well 3 by performing impurity ion implantation and activation annealing while using a gate stack 7 and a spacer of a sidewall insulating film 9 having a predetermined width as a mask.例文帳に追加
ゲートスタック7と側壁絶縁膜9からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、2つのソース・ドレイン領域10をPウェル3に形成する。 - 特許庁
A vertical groove 4 is formed in a semiconductor substrate 1, and a p-type base region 6 is formed in the substrate 1 by injecting boron (B^+) into the substrate 1 through ion implantation and thermally diffusing the boron in the substrate 1 by using a resist film 5 embedded in the groove 4 as a mask.例文帳に追加
半導体基板1に垂直溝4を形成し、垂直溝4に埋め込んだレジスト膜5をマスクとして、ボロン(B^+)をイオン注入、熱拡散して、p型のベース領域6を形成する。 - 特許庁
The cosmetic is characterized by containing the salt of a sulfonated compound represented by general formula (1) [wherein, p+1 is an integer of 6 to 22; q is an integer of 1 to 10; r is an integer of 1 to 10; and X is a counter ion].例文帳に追加
下記一般式(1)<chemistry num="1"> </chemistry>(式中、p+1は整数6から22、qは整数1から10、rは整数1から10、Xは対イオンである)で表されるスルホン化物の塩を含有することを特徴とする化粧料。 - 特許庁
To eliminate the variation of the state of a PN junction caused by the positioning deviation of an implantation mask when forming an N-type region and a P-type region adjacent to each other in the semiconductor layer of an SOI substrate by an ion implantation method.例文帳に追加
SOI基板の半導体層に互いに隣接するN型領域及びP型領域をイオン注入法によって形成する際に、注入マスクの位置合わせずれに起因するPN接合の状態の変動をなくす。 - 特許庁
As for ion milling, the adjustment operation is successively carried out to the works 5 arranged like a matrix, and the frequency adjustment progress circumstances are monitored through an inspection probe P for each work by a frequency counter C for adjustment.例文帳に追加
イオンミーリングはマトリクス状に配されたワーク5に対し順次調整動作を行うが、ワーク毎に前述の検査プローブPを介して周波数カウンタCにより周波数調整進行状況をモニタリングし、調整を行う。 - 特許庁
If the p-type SiC region 11 is thus formed as a current blocking region on the n-type SiC substrate 10, a current blocking region can be formed by e.g. ion implantation without using the epitaxial growth process.例文帳に追加
このように、n型SiC基板10に電流阻止領域としてのp型SiC領域11を形成すれば、エピタキシャル成長工程によらずに、例えばイオン注入によって電流阻止領域を形成することができる。 - 特許庁
A photodiode 303 in which n-type impurities are ion-implanted is formed for each pixel at the side of the interlayer insulating film 304 of the p-type semiconductor layer 302, and a light-shielding film 305 is formed in the interlayer insulating film 304.例文帳に追加
P型半導体層302の層間絶縁膜304側にはN型不純物がイオン注入されてなるフォトダイオード303が画素毎に形成され、層間絶縁膜304中には遮光膜305が形成されている。 - 特許庁
Afterwards, the resist mask Re1 and the Al mask 22 are removed, and ion is injected into a high resistance SiC layer 2 at a high temperature of 150°C or higher, by using the silicon dioxide mask 21, so that a p-well region 3 being an impurity diffused layer can be formed.例文帳に追加
その後、レジストマスクRe1,Alマスク22を除去し、二酸化珪素マスク21を用いて、150℃以上の高温で高抵抗SiC層2内にイオン注入して、不純物拡散層であるpウェル領域3を形成する。 - 特許庁
A door handle ion discharging part 25 provided with the ionization needle sets 1d, 1d is set such that a discharging direction of ions I may be directed toward a part of a hand H where a skin S of the occupant P is exposed when getting out.例文帳に追加
前記イオン化針セット1d,1dが設けられたドアハンドルイオン放出部25は、イオンIの放出方向が、前記乗員Pの降車時に、乗員Pの皮膚Sが露出している手Hの部分に向かうように、設置されている。 - 特許庁
Part of a silicon layer 3 held between a bottom face of an element isolation insulation film 5a and a top face of a BOX layer 2 is doped with a P-type impurity for element isolation at a concentration P1 by ion implantation.例文帳に追加
素子分離絶縁膜5aの底面とBOX層2の上面とによって挟まれている部分のシリコン層3内には、イオン注入によって、素子分離のためのP型不純物が不純物濃度P1で注入されている。 - 特許庁
The light-emitting device is provided in which, for example, an n-type region and a p-type region formed by an ion implantation method constitute a pn junction on an insulating layer buried type semiconductor silicon carbide substrate.例文帳に追加
絶縁層埋め込み型半導体炭化珪素基板上に、例えば、イオン注入法で形成されたn型領域とp型領域が、該炭化珪素基板上でpn接合を構成していることを特徴とする発光デバイス。 - 特許庁
An area of a PMOSFET around a gate, which is at least not affecting the characteristic of the transistor, is covered with a resist 10, and oblique ion pouring for drain engineering is effected under a gate electrode 7 on a P-well area 1.例文帳に追加
PMOSFETの、少なくともトランジスタ特性に影響を与えないゲート周りの領域をレジスト10で覆い、Pウェル領域1の上であって、ゲート電極7の下にドレインエンジニアリングのための斜めイオン注入を行なう。 - 特許庁
An N^+ layer 15 is formed by activating the arsenic ion implantation layer 14, and an N^+ layer 17 is also formed by diffusing phosphorus (P) from the phosphorus-doped polycrystalline silicon film by heat treatment in the N^+ source layer 9 and N^+ drain layer 10.例文帳に追加
そして、熱処理により、N^+ソース層9及びN^+ドレイン層10内に砒素イオン注入層14を活性化したN^+層15、リンドープ多結晶シリコン膜からリン(P)が拡散したN^+層17が形成される。 - 特許庁
Next, an n-type impurity is ion-implanted through the opening with the second insulator 720 possessed, and an n+ source layer 630 is formed in the main face 61S of the p-base layer 621 by performing heat treatment thereafter.例文帳に追加
次に、第2絶縁体720を有した状態で上記開口を介してn型不純物をイオン注入し、その後熱処理を施すことにより、pベース層621の主面61S内にn^+ソース層630を形成する。 - 特許庁
Since ohmic junction is formed by means of a drain electrode 31 containing aluminum with the p^--type drain layer 11 after the rear surface of the wafer is ground, ion implantation and heat treatment performed for separately forming a high-concentration layer for drain contact become unnecessary.例文帳に追加
裏面研削後、アルミニウムを含むドレイン電極31によって、p^-低濃度ドレイン層11とオーミック接合が形成されるので、ドレインコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。 - 特許庁
The lithium-ion secondary battery 1, which is arranged in the building material, includes a positive electrode 11, a negative electrode 12, and a solid electrolyte 13 which is interposed between the positive and negative electrodes 11 and 12 and contains lithium (Li), phosphorus (P) and sulfur (S).例文帳に追加
正極11と、負極12と、これら正極11および負極12間に介在されリチウム(Li)、リン(P)および硫黄(S)を含む固体電解質13とを備え、建材の内部に配設されたリチウムイオン二次電池1。 - 特許庁
In order to form a high-concentration p-type collector layer, cooled ion injection 12 is performed from a rear surface, and low-temperature annealing is performed to recrystalize the front-most surface of a polycrystalline layer on the rear surface to make a recrystalizeed layer 32.例文帳に追加
高濃度のp型コレクタ層を形成するために、裏面より、冷却イオン注入12を行い、つぎに、長時間の低温アニールを行って、裏面の多結晶層を最表面まで再結晶化して、再結晶層32とする。 - 特許庁
The lithium ion secondary battery includes: a positive electrode 530 having a positive electrode active material 534A; a negative electrode 540 having a negative electrode active material 544A; and a liquid electrolyte (an electrolyte P) 537 including a nonaqueous solvent and a supporting salt.例文帳に追加
正極活物質534Aを有する正極530と、負極活物質544Aを有する負極540と、非水溶媒と支持塩とを含む液状電解質(電解液P)537と、を備えるリチウムイオン二次電池が提供される。 - 特許庁
To provide a method of manufacturing a semiconductor device capable of easily preparing a shallow p-type impurity doped area on a IV group semiconductor substrate with regard to a method of shallow ion implantion of boron into a IV group semiconductor.例文帳に追加
IV族半導体にボロンを浅くイオン注入する方法に関し、IV族半導体基板に浅いp型不純物ドープ領域を容易に作成することができる半導体装置の製造方法を提供することである。 - 特許庁
In a method of manufacturing a semiconductor device, when forming source and drain regions of a MOS transistor having LDD structure, after forming a gate electrode 103 on a p-type silicon substrate 101 via a gate insulation film 102, ion injection is performed with the gate electrode 103 and the like being an ion injection mask, and an n-type low concentration impurity region 106 is formed by thermal treatment.例文帳に追加
LDD構造を有するMOSトランジスタのソース・ドレイン領域の形成において、P型シリコン基板101上にゲート絶縁膜102を介して、ゲート電極103を形成後、ゲート電極103等をイオン注入マスクとして、イオン注入を行い、さらに熱処理によって、n−低濃度不純物領域106を形成する。 - 特許庁
In the formation of source-drain region of a MOS transistor with LDD structure, after forming a gate electrode 103 via a gate insulating film 102 on a p-type silicon substrate 101, ion implantation is performed using the gate electrode 103 or the like as an ion implantation mask, furthermore, an n-low concentration impurity region 106 is formed by heat treatment.例文帳に追加
LDD構造を有するMOSトランジスタのソース・ドレイン領域の形成において、P型シリコン基板101上にゲート絶縁膜102を介して、ゲート電極103を形成後、ゲート電極103等をイオン注入マスクとして、イオン注入を行い、さらに熱処理によって、n−低濃度不純物領域106を形成する。 - 特許庁
A temperature sensor 19, a hydrogen ion concentration sensor 20, and an odor concentration sensor 21 are used, and aeration is carried out and the agents H for treatment are supplied to the treatment tank 2 only when temperature of the wastewater, hydrogen ion concentration, and odor concentration reach respective prescribed values, thereby contributing to power saving of a motor pump P and reduction of maintenance and control costs of the agents H for treatment.例文帳に追加
温度センサ19、水素イオン濃度センサ20および臭気濃度センサ21を用いて、排水の温度、水素イオン濃度および臭気濃度が所定に達した時のみ、曝気を行って処理用薬剤Hが処理槽2に供給される構成のため、モータポンプPに対する節電および処理用薬剤Hの維持・管理コストの削減に寄与する。 - 特許庁
A discharging surface 2 of the ion generating element 1 is tilted and provided so that an upper stream side is closer to the installation board 3 and a lower stream is more away from the installation board 3 in relation to a flow path P of air, and so that an apex A of a tilt angle θ in relation to the flow path P of air is positioned on an upper stream side.例文帳に追加
空調装置において、イオン発生素子1の放電面2は、空気の流路Pに対して上流側が設置板3に近く、下流側が設置板3から遠ざかるように設置されており、空気の流路Pに対する傾斜角θの頂点Aが上流側に位置するように、放電面2を傾けて設置されている。 - 特許庁
In addition, a third insulator film 11 that is thinner and stable is formed as a result of thermal oxidation of a surface of the light receiving portion 5, a p-type impurity ion is injected in a surface portion of the light receiving portion 5 of an n-type semiconductor substrate 1 through this third insulator film 11 that is thin and stable, and a high-concentration surface p+ layer is formed.例文帳に追加
さらに、受光部5の表面を熱酸化して膜厚が薄く安定した第3の絶縁膜11を成膜し、この膜厚が薄く安定した第3の絶縁膜11を通してn型半導体基板1の受光部5の表面部にp型不純物イオンの注入が為されて高濃度表面p+層を形成する。 - 特許庁
The liquid crystal release polyester film is a biaxially oriented polyester film which has polydimethylsiloxane on one surface at least, wherein a ratio (P/K) of a peak intensity (P) of a fragment originating in polydimethylsiloxane to a peak intensity (K) of a fragment originating in a polyester basic skeleton which are measured by a flight time type secondary ion mass spectrometry is 0.01-0.025.例文帳に追加
少なくとも一方の表面にポリジメチルシロキサンを有する二軸配向ポリエステルフィルムであって、飛行時間型2次イオン質量分析により測定される、ポリエステル基本骨格に由来するフラグメントのピーク強度(K)に対する、ポリジメチルシロキサンに由来するフラグメントのピーク強度(P)の比(P/K)が0.01〜0.025である液晶離型用ポリエステルフィルム。 - 特許庁
That is, an ion implantation of P and As is performed through an aperture 112A provided in the center of the ring-shaped end part 112 of the gate part 110, whereby the layer 120 of a small size which corresponds to the diameter of this aperture 112A can be formed.例文帳に追加
すなわち、ゲート部110の環状の端部112の中央開口部112Aを通してPやAsのイオン注入を行うことにより、この開口部112Aの径に対応した小さいサイズのN+層120を形成することができる。 - 特許庁
The target ion of high purity thus stored is turned aside from the track P, led to a second flight space 6 after being cleaved at a cleaving region 4, and is folded back with a reflector 7 at a position corresponding to the number of mass to be detected with a detector 8.例文帳に追加
こうして蓄積した純度の高い目的イオンを軌道Pから離脱させ、開裂領域4で開裂させた後に第2飛行空間6に導入し、反射器7により質量数に応じた位置で折り返して検出器8で検出する。 - 特許庁
To provide a method for manufacturing a diamond semiconductor for obtaining a high-quality P-type/N-type diamond semiconductor which can not be obtained by a conventional method by preventing the etching of a diamond surface caused by the high-temperature/high-pressure annealing of an ion-implanted diamond.例文帳に追加
イオン注入したダイヤモンドの高温高圧アニールにより起こるダイヤモンド表面のエッチングを防ぎ、従来の方法では得られない高品質P型、N型ダイヤモンド半導体を得るダイヤモンド半導体の作製方法を提供すること。 - 特許庁
Then the polysilicon films 2, 4 are covered with a resist 7 and only the polysilicon film 3 is doped with low concentration P (phosphorus) ion so as to control the threshold voltage of the pixel sampling n-chTFT to be lower than the threshold voltage of the n-chTFT of the CMOS transistor.例文帳に追加
次にポリシリコン膜2,4をレジスト7を覆い、ポリシリコン膜3のみに、低濃度のP(リン)イオンをドープし、画素・サンプリングn−chTFTの閾値電圧をCMOSトランジスタのn−chTFTの閾値電圧よりも低く設定する。 - 特許庁
As shown in (d), a photoresist pattern of a ring shape having a width of 5 μm is formed and etched deeper than an MQW active layer 4 from a P-electrode 7 by dry etching such as RIBE(reactive ion beam etching).例文帳に追加
(d)に示すように、幅5μmのリング形状のフォトレジストパターンを形成し、Cl_2などを用いたRIBE(Reactive Ion Beam Etching)などのドライエッチングによりP−電極7からMQW活性層4より深くセルフアラインにエッチングする。 - 特許庁
In the cold storage open showcase 1 for exhibiting cold keeping goods, a coating material P is utilized which contains natural minerals such as tourmaline or garnet which generates negative ion, as the coating material for coating surfaces of shelf boards of a exhibiting shelf unit 4 and an exhibiting pan of a floor deck 5.例文帳に追加
保冷商品を展示する冷蔵オープンショーケース1において、その陳列棚4の棚板や床デッキ5の陳列パンなどの表面塗装材に、マイナスイオンを発生させるトルマリン又はガーネット等の天然鉱物を含有した塗料Pを用いる。 - 特許庁
And, by applying the ion implantation method using the ring-shaped gate electrode 35 as a mask, arsenic is injected with high concentration into the surface n^+ layer 90 and the p^+ type region 89 through the LDD side spacer 91 to form an n^+ type source region 36.例文帳に追加
そして、リング状ゲート電極35をマスクとしたイオン注入法を適用して、LDDサイドスペーサ91を通して表面n^+層90及びp^+型領域89内にひ素を高濃度で注入し、n^+型のソース領域36を形成する。 - 特許庁
By adopting gettering sites using ion doping at the same time, impurity elements such as heavy metals can be removed from the channel formation region of a TFT (amorphous silicon) and the depletion layer region of a p-n junction, thereby enhancing the gettering capability and the gettering efficiency.例文帳に追加
さらにイオンドーピングを用いたゲッタリングサイトと併用することで、TFTのチャネル形成領域および、PN接合における空乏層領域から重金属等の不純物元素を取り除くことができ、ゲッタリング能力、ゲッタリング効率を高めることができる。 - 特許庁
Next, after a gate insulating film 17A and a gate electrode 18B are formed, an n type impurity is ion-injected in the p type well area 11, and the low concentration impurity areas 30a, 30b being the source or the drain of a MOS transistor are formed.例文帳に追加
次に、ゲート絶縁膜17A及びゲート電極18Bを形成した後、p型ウェル領域11にn型不純物をイオン注入して、MOSトランジスタのソース又はドレインとなる低濃度不純物領域30a、30bを形成する。 - 特許庁
Impurity seed and implanting condition are employed to separate amorphous regions formed by ion implantation of a p-type impurity that will become a first pocket region in the source and drain sides at the lower part of a polycrystal silicon film 13a.例文帳に追加
第1のポケット領域となるp型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜13aの下方においてソース側とドレイン側とで離間するような不純物種及び注入条件を用いる。 - 特許庁
An ICP mass spectrometer 3 comprises: a plasma torch 21 which ionizes a sample 9 to generate a plasma P; and a mass spectrometry section 24 which has an ion introduction part 23 located near the top of the plasma torch 21; where a casing 36 for purging a gas is set to surround a plasma generating area between the plasma torch 21 and the ion introduction part 23 of the mass spectrometry section 24.例文帳に追加
ICP質量分析装置3は、試料9をイオン化するプラズマPを発生させるプラズマトーチ21と、このプラズマトーチ21の先端部近傍に位置するイオン導入部23を有する質量分析部24とを備え、プラズマトーチ21と質量分析部24のイオン導入部23との間のプラズマ発生領域を囲うガスパージ用のケーシング36が設けられている。 - 特許庁
A water-quality modification measure comprises a water crushing step P of crushing water to be treated 2 to form crushed water 8 in which a cluster by hydrogen bonding of water molecule is decomposed, and a photochemical reaction step Q of irradiating this crushed water 8 with ultraviolet rays partially containing a visible light area to excite a polar water molecule in resonance vibration and making activated water high in hydrophily and hydration to other ion atoms and ion molecules.例文帳に追加
被処理水2を破砕して水分子同士の水素結合によるクラスターを分解した破砕水8を形成する水破砕工程Pと、この破砕水8に一部可視光領域を含む紫外線を照射して極性水分子に共鳴振動を励起し、他のイオン原子・イオン分子に対しての親水性・水和性の高い活性水とする光化学反応工程Qとから成る。 - 特許庁
To provide a CMOS image sensor which can improve light efficiency of blue light by reducing the depth of a p-type impurity region to be introduced to isolate a photodiode and the surface of a silicon substrate, reduce a determination defect which may occur during an ion implantation process, and improve light characteristics by forming a high-density p-type impurity region.例文帳に追加
フォトダイオードとシリコン基板の表面との間の隔離のために導入されるP型不純物領域の深さを浅くしてブルー系の光の光効率を改善し、イオン注入時に生じる決定欠陥を抑制し、高濃度のP型不純物領域を形成することにより光特性を改善させるCMOSイメージセンサの製造方法を提供すること。 - 特許庁
To provide a method for manufacturing a semiconductor device capable of reducing NOP fail by disturbance caused by stress left inside a channel junction by performing an ion implantation process applying Zero Tilt conditions to form a P well, thereby minimizing stress caused by collision of dopants and silicon lattices and minimizing stress left inside a semiconductor substrate.例文帳に追加
本発明は、ゼロチルト(Zero Tilt)条件を適用するイオン注入工程を実施してPウェルを形成することにより、ドーパントとシリコン格子の衝突によるストレスを最小化し、半導体基板内に残留するストレスを最小化することにより、チャネルジャンクション内に残留したストレスに起因したディスターバンスによるNOPフェイルを減少させることができる半導体素子の製造方法を提供する。 - 特許庁
A lightly doped region Y where both n+-type impurities and p+-type impurities do not exist is made on a gate electrode 14 by providing a predetermined interval between the openings of ion implantation masks, when forming the source/drain diffusion layer 37 in an n MOSFET region and the source/drain region 38 in a p MOSFET region in a self alignment process at the gate electrode.例文帳に追加
ゲート電極に自己整合的にnMOSFET領域のソース/ドレイン拡散層37およびpMOSFET領域のソース/ドレイン拡散層38を形成する際に、それぞれのイオン注入マスクの開口部間に所定の間隔を設けて、ゲート電極14上に、n+型不純物とp+型不純物とがともに存在しない低濃度な領域Yを形成する。 - 特許庁
The first region is protected by a mask, an aluminum ion is injected, and heat treatment is performed, thus forming a high-dielectric-constant interface dielectric layer 3 of AlxOv between the gate dielectric layer 2 and the N+ polysilicon gate 4, strengthening Fermi pinning effect, and hence adjusting a work function of the P-MOS of N+ polysilicon to a value close to the function of a P+ polysilicon gate.例文帳に追加
マスクで第1領域保護し、アルミイオンをイオン注入し、熱処理することにより、ゲート誘電体層(2)と、N+ポリシリコンゲート(4)との間に、AlxOvの高誘電率界面誘電体層(3)が形成され、フェルミピニング効果が強化され、結果として、N+ポリシリコンのP−MOSの仕事関数は、P+ポリシリコンゲートの関数に近い値に調整される。 - 特許庁
A P type semiconductor region for forming an N type insulated gate field effect transistor employs high energy ion implantation in order to attain such a concentration profile as having peaks in the vicinity of source and drain thereof and the final heat treatment is carried out in hydrogen atmosphere of about 430°C.例文帳に追加
特にN型絶縁ゲ−ト電界効果トランジスタを形成するP型半導体領域はそのソース、ドレイン近傍にピークを持つ濃度プロファイルとなるよう高エネルギーイオン注入を用い、最終熱処理工程は430℃程度の水素雰囲気で行うものとする。 - 特許庁
Influence by a resistance value of the paper P is relatively reduced, using a material set as relatively large volume resistivity by including a resistivity control material of an ion conductive system in a resin material, for any of the surface layer material and the conveying belt 53.例文帳に追加
この表層材及び搬送ベルト53のいずれかに、樹脂材料にイオン導電系の抵抗率制御材を含有させて比較的大きい体積抵抗率とした材料を用いることにより、用紙Pの抵抗値による影響を相対的に小さくする。 - 特許庁
A battery unit 120 is formed by appropriately connecting in series and in parallel a plurality of lithium-ion secondary batteries as a battery cell, having a solid electrolyte formed by sulfide system glass particles containing Li, P, and S as a primary component between a positive electrode and a negative electrode.例文帳に追加
正極および負極間にLi、P、Sを主成分として含有する硫化物系ガラスの微粒子にて構成した固体電解質を備えたリチウムイオン二次電池を電池セルとして直列や並列に適宜複数接続して電池ユニット120を構成する。 - 特許庁
When a source/drain regions 12, 14 are formed in CMIS, Argon is implanted into a P-type well layer 4 as a dislocation suppressive element and nitrogen is implanted into a N-type well layer 5 as the dislocation suppressive element, prior to the ion-implantation of impurities into a silicon substrate 1.例文帳に追加
CMISにおけるソース・ドレイン領域12、14の形成時、シリコン基板1に不純物をイオン注入する前に、Pウエル層4には転位抑制元素としてアルゴンを打ち込み、かつNウエル層5には窒素を転位抑制元素として打ち込む。 - 特許庁
An ion implantation system (10) for the implantation of cluster ions into semiconductor substrates for semiconductor device manufacturing and a method of manufacturing a semiconductor device in which clusters of N- and P-type dopants are implanted to form the transistor in CMOS devices.例文帳に追加
半導体素子製造に対する半導体基板内へのクラスターイオンの注入のためのイオン注入システム(10)、及びCMOS素子内のトランジスタを形成するためにN及びP型ドーパントのクラスターが注入される半導体素子を製造する方法。 - 特許庁
A channel layer 14 of a vertical SiCMOSFET is made into a p-type semiconductor by doping Al, and includes Si_0.9Ge_0.1C mixed crystal doped with Ge having a large ion radius and a narrow forbidden band, thereby making a lattice constant of a channel region large.例文帳に追加
縦型のSiCMOSFETにおけるチャネル層14が、Alのドープによりp型半導体に構成されると共に、イオン半径が大きく禁制帯幅が狭いGeがドープされたSi_0.9Ge_0.1C混晶とすることでチャネル領域の格子定数を大きくする。 - 特許庁
The reticle having a first pattern hole corresponding to the opening of a resist film 102 for forming a source/drain region 115 included in an element region 11 by ion implanting and a second pattern hole corresponding to the opening of the resist film 102 for forming a diffused region 117 on a dummy region 113 on a p-type silicon substrate 101 by ion implanting is used.例文帳に追加
イオン注入により素子領域112に含まれるソース/ドレイン領域115をp型シリコン基板101上に形成するためのレジスト膜102の開口部に対応する第1のパターン孔と、イオン注入により拡散領域117をp型シリコン基板101上のダミー領域113に形成するためのレジスト膜102の開口部に対応する第2のパターン孔とを備えるレチクルを用いる。 - 特許庁
After this, the polysilicon 44 is removed, only the sidewall 44 is left, a structure of a pair of two rectangles is formed with the sidewall 46 as a mask, next, two pieces of fins are each manufactured into a pair of p/n-MOS transistors 35, 39 by performing ion implantation with a certain angle.例文帳に追加
この後、ポリシリコン44を除去し、サイドウォール46のみ残し、このサイドウォール46をマスクとして、矩形状の二本が対となる構造を形成し、次に、イオン注入をある角度をもって行うことで、二本のフィン39をそれぞれp/n−MOSトランジスタ35、39の1対を製造する。 - 特許庁
The conductive ink composition is characterized by comprising fine particle (P) of a metal selected at least one member from the group consisting of gold, silver, copper, platinum, nickel, palladium, rhodium, ruthenium, iridium and osmium, an anionic dispersing agent (D) having a carbonate ion part, and a hydrophilic dispersion medium (S).例文帳に追加
金、銀、銅、白金、ニッケル、パラジウム、ロジウム、ルテニウム、イリジウム、及びオスミウムからなる群より選ばれる少なくとも1種の金属微粒子(P)、炭酸イオン部位をもつアニオン性分散剤(D)、及び親水性分散媒(S)を含有することを特徴とする導電インク組成物。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|