「POLYCIDE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In a "polycide" process only the polysilicon is silicided. 例文帳に追加

「ポリサイド」プロセスにおいてはポリシリコンだけが珪化される。 - コンピューター用語辞典

To provide a semiconductor device with a low-resistance polycide wiring.例文帳に追加

低抵抗なポリサイド配線を備えた半導体装置を提供する - 特許庁

Caps 345 and 445 of silicon nitride are formed on the polycide gates.例文帳に追加

前記ポリサイドゲート上に窒化珪素によるキャップ３４５，４４５を形成する。 - 特許庁

MANUFACTURING METHOD OF POLYCIDE GATE WITH CAP LAYER CONSISTING OF AMORPHOUS SILICON例文帳に追加

非晶質シリコンよりなるキャップ層を有したポリサイドゲートの製造方法 - 特許庁

To realize a method of forming a polycide gate electrode of a semiconductor element, which improves interface roughness between silicide and polycide by caused by the diffusion of a high-melting-point.例文帳に追加

高融点金属の拡散によるシリサイド/ポリシリコン界面の粗さを改善できる半導体素子のポリサイドゲート電極形成方法を提供する。 - 特許庁

POLYCIDE WIRING, METHOD OF FORMING THE SAME, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

ポリサイド配線およびその形成方法ならびに半導体装置の製造方法 - 特許庁

To provide an etching method which raises the etching selectivity of a metal silicide film to a polycide film in plasma etching of the polycide film.例文帳に追加

ポリサイド膜をプラズマエッチング方法によりエッチングするとき、ポリシリコン膜に対する金属シリサイド膜のエッチング選択比を高めることのできるエッチング方法を提供する。 - 特許庁

SEMICONDUCTOR DEVICE PROVIDED WITH HIGH MELTING POINT METAL POLYCIDE STRUCTURE AND MANUFACTURE THEREFOR例文帳に追加

高融点金属ポリサイド構造を有する半導体装置及びその製造方法 - 特許庁

Also, a gate electrode 19 has a polycide structure in which a silicide film is formed on a polysilicon film.例文帳に追加

また、ゲート電極１９はポリシリコン膜上にシリサイド膜を形成したポリサイド構造を有する。 - 特許庁

Gate electrodes 6 and 9 of each transistor are formed of a single W polycide wiring 11.例文帳に追加

各トランジスタのゲート電極６，９は１本のＷポリサイド配線１１によって形成されている。 - 特許庁

In an interlayer insulation film 11 present on each high-melting-point metal polycide 7b, each contact hole 11b is so formed as to contact electrically each high-melting-point metal polycide film 7b with each aluminum wiring 12 via each contact hole 11b.例文帳に追加

高融点金属ポリサイド７ｂ上の層間膜１１にコンタクトホール１１ｂが形成されており、コンタクトホール１１ｂを介して高融点金属ポリサイド７ｂとアルミ配線１２が電気的に接続されている。 - 特許庁

To provide a method for manufacturing a gate electrode structure improved in salicide resistance in a narrow width polycide gate.例文帳に追加

幅の狭いポリサイドゲートにおけるシリサイドの抵抗が改善されたゲート電極構造の製造方法を提供する。 - 特許庁

A hole 21 is formed that penetrates an interlayer insulating layer 20 and reaches the polycide pattern 18 and the connection region.例文帳に追加

層間の絶縁膜２０を貫通しポリサイドパターン１８及び接続領域に到達するホール２１を形成する。 - 特許庁

To realize a method of forming a titanium polycide gate which has satisfactory interface roughness between a polysilicon film and a titanium silicide film.例文帳に追加

ポリシリコン膜とチタンシリサイド膜の間の良好な界面粗さを持つチタンポリサイドゲートの形成方法を提供する。 - 特許庁

Interlayer insulating films 330, 430, and 530 of silicon dioxide are formed by covering polycide gates 315, 335, 415, and 435.例文帳に追加

ポリサイドゲート３１５，３３５，４１５，４３５を覆って二酸化珪素による層間絶縁膜３３０，４３０，５３０を形成する。 - 特許庁

A cell plate, having a polycide structure composed of a polycrystalline Si film and a WSiX film, is formed on an Si substrate 1.例文帳に追加

Ｓｉ基板１上に多結晶Ｓｉ膜とＷＳｉ_x 膜とのポリサイド構造を有するセルプレート１５を形成する。 - 特許庁

A polycide film 3 is selectively formed on the bonding region on a silicon substrate 1, a BPSG film 4 is formed thereon as a boron containing interlayer insulating film, and a plurality of contact holes 5 are formed on the BPSG film 4 on the polycide film 3.例文帳に追加

シリコン基板１上のボンディング領域にポリサイド膜３が選択的に形成され、更にボロンを含む層間絶縁膜としてＢＰＳＧ膜４が形成されており、ポリサイド膜上のＢＰＳＧ膜４に多数のコンタクト孔５が形成されている。 - 特許庁

Thus, a gate electrode composed of a polycide film containing the cobalt silicide films 7a, 7b and polycrystalline silicon films 3a, 3b is formed.例文帳に追加

それにより、コバルトシリサイド膜７ａ，７ｂおよび多結晶シリコン膜３ａ，３ｂを含むポリサイド膜からなるゲート電極を形成する。 - 特許庁

To realize a titanium polycide gate electrode formation method which can improve the particle problem and the gate abnormal oxidation phenomenon at the same time.例文帳に追加

本発明は、パティクル問題とゲート異常酸化現象を同時に改善できるチタンポリサイドゲート電極形成方法を提供する。 - 特許庁

To provide a highly reliable insulating gate semiconductor element where the resistance rate of a polycide gate is low and to provide a method for manufacturing it.例文帳に追加

信頼性が高い、あるいはポリサイドゲートの抵抗率が低い絶縁ゲート型半導体素子や、その製造方法を提供することである。 - 特許庁

A diffused silicide layer pattern 21 is formed in a self-aligning way by using the polysilicon layer pattern 16 of a polycide layer pattern 19 as a mask.例文帳に追加

拡散シリサイド層パターン２１はポリサイド層パターン１９のポリシリコン層パターン１６をマスクとして自己整合的に形成されたものである。 - 特許庁

A resistance element is constituted by connecting the diffused silicide pattern 21, polycide layer pattern 19, the diffused silicide pattern 21,... in series through wiring 26.例文帳に追加

配線２６により拡散シリサイド層パターン２１、ポリサイド層パターン１９、拡散シリサイド層パターン２１、……と直列に連結されて抵抗素子が構成されている。 - 特許庁

To realize a polycide gate structure, while eliminating the phenomenon of increase in the film thickness of a gate oxide film or the deterioration of electrical characteristics.例文帳に追加

ポリサイドゲート構造を有しながら、ゲート酸化膜の膜厚増大現象や、電気特性の劣化のない半導体装置の製造方法を提供する。 - 特許庁

To prevent scatter and diffusion of high-melting point metal in a MOS type transistor, where a high melting point metal silicide film such as polycide is arranged on a gate electrode.例文帳に追加

ゲート電極にポリサイドなどの高融点金属シリサイド膜を有したＭＯＳ型トランジスタにおいて、高融点金属の飛散・拡散を防止する。 - 特許庁

A polysilicon film 220 and a tungsten silicide film 210 are layered in this order on a semiconductor substrate 110 to form a polycide gate electrode 230.例文帳に追加

半導体基板１１０上に、ポリシリコン膜２２０及びタングステン・シリサイド膜２１０をこの順に積層してポリサイド・ゲート電極２３０を形成する。 - 特許庁

To provide a technology for applying a nitride film spacer SAC structure to a polycide structure, making a memory cell of a DRAM fine and obtaining high integration.例文帳に追加

ポリサイド構造に窒化膜スペーサＳＡＣ構造を適用でき、ＤＲＡＭのメモリセルの微細化を進め、高集積化を実現できる技術を提供する。 - 特許庁

The gate electrode of a metal oxide field effect transistor for driving a heating element is formed of a polycide structure or a metal gate structure.例文帳に追加

本発明は、発熱素子を駆動する金属酸化物電界効果型トランジスタのゲート電極をポリサイド構造又はメタルゲート構造により形成する。 - 特許庁

Further, an upper electrode of a polycide structure is formed to form the capacitive element together with the polysilicon resistor 6 and a capacitive insulating film 10.例文帳に追加

さらにポリサイド構造の上部電極が形成されており、多結晶シリコン抵抗体６、容量絶縁膜１０とともに容量素子を形成している。 - 特許庁

In the power management semiconductor device or the analog semiconductor device including a CMOS, both gate electrodes of an NMOS and a PMOS in a CMOS are formed of a polycide structure which is a laminated structure of a P-type polysilicon and a high melting point metal silicide, and an insulation film is formed on the polycide structured-gate electrode.例文帳に追加

ＣＭＯＳを含むパワーマネージメント半導体装置やアナログ半導体装置において、ＣＭＯＳのゲート電極をＮＭＯＳ、ＰＭＯＳともにP型多結晶シリコンと高融点金属シリサイドの積層構造であるポリサイド構造とし、前記ポリサイド構造のゲート電極上に絶縁膜を形成する。 - 特許庁

To provide the manufacturing method of a semiconductor device that prevents the connection of a conductive plug provided on a pattern on which a polycide formation process is performed from becoming a high resistance.例文帳に追加

ポリサイド形成工程を経たパターン上に設けられる導電性プラグの接続部の高抵抗化を防止する半導体装置の製造方法を提供する。 - 特許庁

On a gate oxide film 3, there are formed a low-resistance polysilicon film 9a and a high-melting-point metal polycide film 7a laminated on the film 9a out of which a gate electrode is constituted.例文帳に追加

ゲート酸化膜３上にゲート電極を構成する低抵抗ポリシリコン膜９ａ及び高融点金属ポリサイド膜７ａが積層して形成されている。 - 特許庁

A polycide pattern 18 having a silicide layer 17 is formed, and a connection region 15 of an element is formed where an upper section of a source/drain diffusing layer 15 is formed of the silicide layer 17.例文帳に追加

シリサイド層１７を有するポリサイドパターン１８を形成すると共に、ソース／ドレイン拡散層１５の上部をシリサイド層１７とする素子の接続領域（１５）を形成する。 - 特許庁

To obtain a method for fabricating a semiconductor device in which a polycide electrode having low layer resistance, high layer resistance stability and stabilized profile can be formed.例文帳に追加

層抵抗が低く、しかも層抵抗安定性が高く、かつ形状的に安定したポリサイド電極を形成できるようにした、半導体装置の製造方法を提供する。 - 特許庁

A lower layer BPSG film 140 whose B density is high is formed at a first deposition rate v1 on the semiconductor substrate 110 including the polycide gate electrode 230.例文帳に追加

ポリサイド・ゲート電極２３０を含む半導体基板１１０上に、Ｂ濃度が高濃度の下層ＢＰＳＧ膜１４０を第１の成膜速度ｖ１で形成する。 - 特許庁

To reinforce a predetermined region near the boundary between a P-type polysilicon film and an N-type polysilicon film by a minimum space to prevent breaking and high resistance of polycide wiring.例文帳に追加

Ｐ型ポリシリコン膜とＮ型ポリシリコン膜との境界付近の所定領域を最小限のスペースで補強し、ポリサイド配線の断線や高抵抗化を防止する。 - 特許庁

As a result, a gate electrode 21 having a polycide structure is formed of the polysilicon film 211 and the silicide film 212, and the side face of the polysilicon film 211 is coated with the silicon nitride film.例文帳に追加

この結果、ポリシリコン膜２１１及びシリサイド膜２１２がポリサイド構造をもつゲート電極２１を形成し、ポリシリコン膜２１１の側面等はシリコン窒化膜で被覆される。 - 特許庁

The evaluation test device of the silicide film manufacturing process provided with a first pattern A comprising the crossing resistance pattern of a polycide layer formed on the field area 500 of the semiconductor board 500 and a second pattern B comprising the bridge resistance pattern of the polycide layer and the silicide layer formed on the active area 500a of the semiconductor board 500 is constituted.例文帳に追加

半導体基板５００のフィールド領域５００ｂ上に形成されたポリサイド層の交叉抵抗パターンから成る第１パターンＡと、半導体基板５００のアクティブ領域５００ａ上に形成されたポリサイド層及びシリサイド層のブリッジ抵抗パターンから成る第２パターンＢと、を備えたシリサイド膜製造工程の評価試験装置を構成する。 - 特許庁

A Ti film 70 is formed on the whole surface in a state that a TiSi-2/Poly-Si polycide gate 40 is formed on a substrate 10 via a gate insulating film, a hard mask 51 is formed on the gate 40 and spacers 60 are respectively formed on the sidewalls of the gate 40.例文帳に追加

ＴｉＳｉ2／Ｐｏｌｙ−Ｓｉのポリサイドゲート40、ポリサイドゲート40の上にハードマスク51、ポリサイドゲート40の側壁にスペーサ60が形成された状態で、全面にＴｉ膜70を形成する。 - 特許庁

To restrain the interdiffusion of dopant in gate electrodes near the border of an n-channel MISFET and a p-channel MISFET which adopt polycide-dual gate structure.例文帳に追加

ポリサイド−デュアルゲート構造を採用するｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの境界付近におけるゲート電極中の不純物の相互拡散を抑制する。 - 特許庁

To reduce the resistance value of an electrode constituted of, for example, in a laminated structure of polycrystalline silicon and a metal or with a metal silicide a polycide by removing a high-resistance layer such as the natural oxide film.例文帳に追加

多結晶シリコンと金属または金属シリサイドとの積層構造、たとえばポリサイドからなる電極において、自然酸化膜のような高抵抗層を除去し、電極の抵抗値の低減を図ること。 - 特許庁

To provide a method for manufacturing a semiconductor device which is hardly causes the film-peeling of an interlayer insulating film on a polycide layer coated with a clamp upon etching treatment for creating a polysilicon gate electrode.例文帳に追加

ポリシリコン・ゲート電極作成のためのエッチング処理時に、クランプによって覆われていたポリサイド層上の層間絶縁膜の膜剥がれが起こりにくい半導体装置の製造方法を提供する。 - 特許庁

A lamination high-melting-point metal polycide film that becomes the second transfer electrode is formed on a step, where the sectional shape of the first transfer electrode is nearly vertical and one portion becomes an overhang, and is subjected to plasma etching in the third step.例文帳に追加

第１転送電極の断面形状がほぼ垂直で、一部はオーバーハングとなる段差上に第２転送電極となる積層高融点金属ポリサイド膜を形成し、これを３段階でプラズマエッチングする。 - 特許庁

To provide a semiconductor device displaying the effect that film peeling of a polycide layer, a bimetal layer, a metal layer, and an insulating film hard mask laminated on a gate electrode is suppressed, and also to provide a manufacturing method thereof.例文帳に追加

ゲート電極上に積層するポリサイド層、バリアメタル層、メタル層、絶縁膜ハードマスクの膜剥がれを抑制する効果を発揮させた半導体装置およびその製造方法を提供することを目的とする。 - 特許庁

A tungsten plug 6 is buried in the contact holes 5, and titanium compound (TiN) film 7 is formed at the tungsten plug 6, an aluminium film 8, the BPSG film and the polycide film 3.例文帳に追加

このコンタクト孔５内には、タングステンプラグ６が埋め込まれているが、このタングステンプラグ６及びアルミニウム膜８と、ＢＰＳＧ膜８及びポリサイド膜３との間には、チタン及びチタン化合物（ＴｉＮ）膜７が形成されている。 - 特許庁

A gate insulation film 13 is formed on the channel region 12 of a first conductivity (P type or N type) semiconductor layer 11, and a gate electrode 14 of polycide structure including a silicide layer 19 is formed on the gate insulation film 13.例文帳に追加

第１導電型（Ｐ型またはＮ型）の半導体層１１のチャネル領域１２上にゲート絶縁膜１３及びこのゲート絶縁膜１３上にシリサイド層１９を含むポリサイド構造のゲート電極１４が構成されている。 - 特許庁