「n²」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The whole width m2 of the frame 7 is formed to be width satisfying the relation of n2<(m2-r2-r3).例文帳に追加

フレーム７の全体横幅ｍ2は、ｎ2＜（ｍ2−ｒ2−ｒ3）の関係を満たす幅に形成する。 - 特許庁

Complementary clock signals CLK and CLKb are supplied to the respective gates of the transistors P2 and N2.例文帳に追加

トランジスタＰ２，Ｎ２それぞれのゲートには相補なクロック信号ＣＬＫ，ＣＬＫｂが供給される。 - 特許庁

An equalizing circuit 12 is connected between differential sense amplifiers N1 and N2.例文帳に追加

イコライズ回路１２は、差動型センスアンプ１１の入力ノードＮ１，ｂＮ１の間に接続される。 - 特許庁

The transmitter 10 transmits the detected value Pm periodically at a fixed interval of time ΔT when the detected value Pm is reduced by ≥n2.ΔP1 during time n2.Δt.例文帳に追加

送信装置１０は、検出値Ｐｍの送信を、一定時間ΔＴ間隔で定期的に行うと共に、時間ｎ_2 ・Δｔの間にＰｍにｎ_2 ・Δｐ_t 以上の減少が生じた場合に行う。 - 特許庁

This logic circuit is provided with a noise reduction NMOS transistor(TR) N2 and an inverter IV2 for controlling the TR N2, in addition to a PMOS TR P0, NNMOS TRs N0, N1 and an output buffer IV1.例文帳に追加

ＰＭＯＳトランジスタＰ０、ＮＭＯＳトランジスタＮ０、Ｎ１、及び出力バッファＩＶ１に加えて、ノイズ低減用のＮＭＯＳトランジスタＮ２と、それを制御するためのインバータＩＶ２とを備えている。 - 特許庁

The refractive index n0 of the second transparent substrate 4, and refractive indices n1, n2 of the first and the second low refractive index layers 8, 52, respectively, satisfy an inequality of n1<n2<n0.例文帳に追加

さらに、第２の透明基板４の屈折率をｎ０とし、第１及び第２の低屈折率層８、５２の屈折率をそれぞれｎ１及びｎ２としたときに、不等式、ｎ１＜ｎ２＜ｎ０を満足させる。 - 特許庁

A malfunctioning nozzle in the arrays N1 and N2 is detected by, for example, detection of defective pixels during print output, and the nozzle 30 in the array N2 next to the malfunctioning nozzle in the array N1 along the direction 31 is actuated.例文帳に追加

アレイＮ１，Ｎ２内の不調ノズルを例えば印刷出力中の欠陥画素の検知によって検知し、方向３１沿いにアレイＮ１内不調ノズルと並ぶアレイＮ２内ノズル３０を作動させる。 - 特許庁

In addition, when modifying the Nyquist frequency, the ratio of different frequencies is larger than zero, is equal to or smaller than the number of times of the maximum loop back and is not a ratio of a natural number n1 and n2.例文帳に追加

また、前記ナイキスト周波数の変更を行う際に、異なるナイキスト周波数の比が、０より大きく最大折り返し回数より小さいもしくは等しい自然数n1とn2の比ではないようにする。 - 特許庁

A transistor N2 is connected to a light emitting element 1 in series, and a connection contact point between the source of a current switching transistor N8 and the drain of a transistor N9 is connected to the gate of the transistor N2.例文帳に追加

発光素子１にはトランジスタＮ２が直列接続されており、トランジスタＮ２のゲートには、電流スイッチを構成するトランジスタＮ８のソースとトランジスタＮ９のドレインの接続接点が接続される。 - 特許庁

The transverse width of the nail magazine can be reduced by setting the nail head support 5 to be higher than the top surface of the nail guide rail 8, and storing the nails N1 of the first row and the nails N2 of the second row in an uneven manner.例文帳に追加

釘ガイドレール8の上面よりも釘頭サポート5の高さを高くして、一列目の釘N1と二列目の釘N2とを段違いに収容することにより、釘マガジンの横幅を薄型化することができる。 - 特許庁

The filter for the light receiving element is configured so that when the energy density of the disturbance light in the light receiving element is represented by N1 and the energy density of a signal light in the light receiving element is represented by N2, N1/(N2)^2 is minimized under constraints.例文帳に追加

受光素子における外乱光のエネルギ密度をＮ１、受光素子における信号光のエネルギ密度をＮ２として、制約条件の下でＮ１／（Ｎ２）^２が最小となるように構成される。 - 特許庁

Among at least the four thin-film coils, the ratio between a coil winding number N1 of a magnetic gap side and a coil winding number N2 of the back side of a magnetic core is set so that the range is 2>N1/N2>1.例文帳に追加

そして、少なくとも４つの薄膜コイルのうち、磁気ギャップ側のコイル巻数Ｎ１と、磁気コアのバック側のコイル巻数Ｎ２の比率が、２＞Ｎ１／Ｎ２＞１なる範囲になるように構成している。 - 特許庁

The suspension is structured so that a sliding ring 5 to slide on a sliding pillar 2 is coupled with knuckles N1 and N2 in such a way as capable of swinging round the fundamental axis Ln and the knuckles N1 and N2 are coupled by a cross-link 6.例文帳に追加

スライディングピラー２上を摺動するスライディングリング５をナックルＮ１、Ｎ２に基本軸線Ｌｎの周りに揺動可能に連結するとともに、クロスリンク６によりこれらのナックルＮ１、Ｎ２を連結する。 - 特許庁

The suspension is structured so that a sliding ring 5 to slide on a sliding pillar 2 is coupled with knuckles N1 and N2 in such a way as capable of swinging round a shaft Ln and the knuckles N1 and N2 are coupled by a cross-link 6.例文帳に追加

スライディングピラー２上を摺動するスライディングリング５をナックルＮ１、Ｎ２に軸Ｌｎの周りに揺動可能に連結するとともに、クロスリンク６によりこれらのナックルＮ１、Ｎ２を連結する。 - 特許庁

The transistor 36 is turned on until voltages of both nodes N1, N2 become nearly the same voltage based on voltages of nodes N1, N2, that is, the voltages in the output terminals of the first, second D/A converters 12, 13.例文帳に追加

トランジスタ３６は、ノードＮ１，Ｎ２の電圧、即ち、第１，第２Ｄ／Ａ変換器１２，１３の出力端子における電圧に基づいて、両ノードＮ１，Ｎ２の電圧がほぼ同電圧となるまでオンする。 - 特許庁

Each relay 30, 40 is interposed between the external power supply 10 and each power supply node N1, N2, electrically connected to the external power supply 10 by the charging plug 20, in an energizing path reaching from each power supply node N1, N2 to a power storage device 100.例文帳に追加

リレー３０，４０は、充電プラグ２０によって外部電源１０と電気的に接続される給電ノードＮ１，Ｎ２から蓄電装置１００へ至る通電経路に介挿される。 - 特許庁

Then, since the surface in the main runner is covered with the N2 gas or the inert gas, the cover for shutting off the atmosphere is arranged on the main runner and also, the N2 gas or the inert gas is fed into the main runner.例文帳に追加

そして、主樋内の表面をＮ_2 ガス又は不活性ガスにより覆うために、主樋上に大気と遮断する覆いを設ける共に、主樋内にＮ_2 ガス又は不活性ガスを送り込むにより。 - 特許庁

When the switching element SW1 is on, the terminal voltage Vc of the input capacitor C1 is applied a winding n1 of a transformer T2 and voltage of Vc×n2/n1 is generated on a winding n2 of the transformer T2.例文帳に追加

スイッチング素子ＳＷ１がオンのときトランスＴ２の巻線ｎ１に入力コンデンサＣ１の端子電圧Ｖｃが印加され、トランスＴ２の巻線ｎ２にＶｃ×ｎ２／ｎ１の電圧が発生する。 - 特許庁

If (flow of N2/flow of CF4) is less than 1, it will cause etching stop, and deep etching will be unable.例文帳に追加

（Ｎ_２の流量／ＣＦ_４の流量）が１未満であると，エッチングストップを起こし，深くエッチングできない。 - 特許庁

An arithmetic control part 25 constantly checks that N1>N2+N3 is satisfied to continue the processing or inspection.例文帳に追加

演算制御部２５では、常にＮ１＞Ｎ２＋Ｎ３であることをチェックして、加工又は検査を継続する。 - 特許庁

N type MOS transistors N2 and N3 are both formed in the sense amplifiers 107.例文帳に追加

Ｎ型ＭＯＳトランジスタＮ２とＮ型ＭＯＳトランジスタＮ３は、共にセンス・アンプ１０７に形成されている。 - 特許庁

Power supply to the EHC 100 is performed by adjusting the potential of the neutral points N1 and N2.例文帳に追加

ＥＨＣ１００への給電は、中性点Ｎ１，Ｎ２の電位を調整することによって行なわれる。 - 特許庁

Constant voltage VG (Nth≤VG≤Vdd) is applied to the gates of the N type transistors N1 and N2.例文帳に追加

Ｎ型トランジスタＮ１およびＮ２のゲートには、一定電圧ＶＧ（Ｖｔｈ≦ＶＧ≦Ｖｄｄ）を印加する。 - 特許庁

When a saturable reactor L1 is turned off, a current flows in an auxiliary coil N2 by commutation operation.例文帳に追加

可飽和リアクトルＬ１がオフするとき、転流動作によって補助巻線Ｎ２に電流が流れる。 - 特許庁

The voltage of a node N2 is reduced to a low level and a VPP power on reset signal PON 2 rises.例文帳に追加

接続点Ｎ２の電圧は低下してローレベルになり、ＶＰＰパワーオンリセット信号ＰＯＮ２が立ち上がる。 - 特許庁

In the developing device 1, the developing roller 5 has a drawing-up pole N3 and a peeling pole N2.例文帳に追加

この現像装置１において、現像ローラ５は、汲み上げ極Ｎ３と引き剥がし極Ｎ２とを有する。 - 特許庁

After the thermal oxide film 141, succeedingly the CVD oxide film 142 are generated, annealing is conducted in an N2 atmosphere.例文帳に追加

熱酸化膜１４１、続いてＣＶＤ酸化膜１４２の生成後、Ｎ_2 雰囲気でアニール処理を行う。 - 特許庁

A gas pipe 3A is formed into a double tube, N2 gas or inert gas is sealed in its outer pipe 10 by a pressure higher than a gas pressure in an inner pipe 11, a pressure switch 12 for detecting the pressure of the N2 gas is provided, and an alarm is issued, when the pressure of the N2 gas lowers to a prescribed value or less.例文帳に追加

ガス配管３Ａを二重管とし、その外側管１０内に、内側管１１内のガス圧力より高い圧力で不活性ガスであるＮ_2 ガスを封入すると共に、該Ｎ_2ガスの圧力を検出する圧力スイッチ１２を設け、同Ｎ_2 ガスの圧力が所定値以下に下がった場合に警告を発するようにした。 - 特許庁

That is, a pressure distribution with the continuance of the roll nip part N1 and the peeling pad nip part N2 is formed.例文帳に追加

すなわち、ロールニップ部Ｎ１と剥離パッドニップ部Ｎ２とが連続する圧力分布が形成されている。 - 特許庁

Before or after ions are implanted, N2 annealing is performed at a low temperature of 650°C-750°C.例文帳に追加

そして、このイオン注入前又はイオン注入後に、６５０℃〜７５０℃という低温のＮ２アニールを行う。 - 特許庁

An inspection data capturing apparatus 70 acquires inspection data from an analyzer 80 via a communication network N2.例文帳に追加

検査データ取込装置７０は、通信ネットワークＮ２を介して、分析器８０から検査データを取得する。 - 特許庁

When such a thin layer TL is passed through a second nip N2, the toner and the carrier liquid are separated.例文帳に追加

このような薄層ＴＬが、第２ニップ部Ｎ２を通過することで、トナーとキャリア液とが分離される。 - 特許庁

To N-type transistors N1 and N2 for the signal input, an OFF leakage current flows even at the time of an OFF operation.例文帳に追加

信号入力用のＮ型トランジスタＮ１及びＮ２には、ＯＦＦ動作時にも、ＯＦＦリーク電流が流れる。 - 特許庁

The resonance reactor L2 and the NPN transistors Q5, Q6 are serially connected between the nodes N1, N2.例文帳に追加

共振用リアクトルＬ２およびＮＰＮトランジスタＱ５，Ｑ６は、ノードＮ１，Ｎ２間に直列に接続される。 - 特許庁

Then, unneeded high voltage will not be output to the node N2, and the conversion efficiency will not deteriorate.例文帳に追加

従って、ノードＮ２に必要以上に高い直流電圧が出力されず、変換効率が悪化しない。 - 特許庁

Also, by dividing frequency of the drum pulse, the number of rotations N2 of the motor is calculated per edge of the frequency-divided pulse.例文帳に追加

また、ドラムパルスを分周して、分周されたパルスのエッジごとにモータの回転数Ｎ２を算出する。 - 特許庁

A discharge circuit 16 discharges electric charges charged in the piezoelectric element 50 through the first node N2.例文帳に追加

放電回路１６は、第１のノードＮ２を通じてピエゾ素子５０に充電された電荷を放電する。 - 特許庁

N2+10%O2 mixed gas is introduced into the furnace, and the temperature is increased to 850°C at a rate of 10°C/minute.例文帳に追加

炉内にＮ_2 ＋１０％Ｏ_2 混合ガスを導入し、１０℃／分の速度で８５０℃に昇温する。 - 特許庁

The node N2 of the circuit 20 is connected to capacitors C3 and C4 via a switch SW2.例文帳に追加

出力整合回路２０のノードＮ２はスイッチＳＷ２を介して容量Ｃ３，Ｃ４に接続される。 - 特許庁

The storage circuit stores data by complementarily holding voltages of a first node (N1) and a second node (N2).例文帳に追加

記憶回路は、第１ノード（Ｎ１）および第２ノード（Ｎ２）の電圧を相補的に保持してデータを記憶する。 - 特許庁

The nitrogen gas N2 used for pulling out this cap 2 is exhausted with the helium gas through the valve 5.例文帳に追加

このキャップを抜き取るために使用した窒素ガスはヘリウムガスとともにバルブＶ５を通して排気される。 - 特許庁

A zener diode ZD2 is connected in parallel between the drain and the source of the MOS transistor N2.例文帳に追加

ＭＯＳトランジスタＮ２のドレインとソースとの間には、ツェナーダイオードＺＤ２が並列接続されている。 - 特許庁

Drain current I4 of a transistor N2 shows a current value corresponding to the drain current I3 of the transistor N1.例文帳に追加

トランジスタＮ２のドレイン電流Ｉ４はトランジスタＮ１のドレイン電流Ｉ３に対応した電流値になる。 - 特許庁

A cut off circuit 15 is connected between the node N1 and the node N2, and the node bN1 and bN2.例文帳に追加

切断回路１５は、ノードＮ１とノードＮ２の間及びノードｂＮ１とｂＮ２の間に接続される。 - 特許庁

Two signals (n1, n2) are added, and the sum S of them is compared with the resolution R of the converter 4.例文帳に追加

二つの信号（ｎ１，ｎ２）が加算され、それらの和（Ｓ）が変換器（４）の解像度（Ｒ）と比較される。 - 特許庁