「conversion clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The clock can be unified, by setting the number of clocks required for A/D conversion to be D (=2^M;M is bit number) and the frequency expansion clock number for filling a difference between both clock numbers to be E, and (D+E)=(C+B)*N/P.例文帳に追加

ＡＤ変換に要するクロック数Ｄ（＝２＾Ｍ；Ｍはビット数）とし、両者のクロック数の差を埋める周期延長クロック数Ｅとし、（Ｄ＋Ｅ）＝（Ｃ＋Ｂ）＊Ｎ／Ｐとすることで、クロックを一元化する。 - 特許庁

An A/D converter 5 performs A/D conversion on the output of the prefilter 2 based on the second clock.例文帳に追加

Ａ／Ｄ変換器５は、プリフィルタの出力を第２のクロックに基づいてＡ／Ｄ変換する。 - 特許庁

Each time when a pulse 206 is inputted, a clock controller 26 determines the amounts of delay of the clock CK1 of an A/D conversion portion 20 and the clock CK2 of a latch driver 22 from an input clock CLK respectively, and adjusts the clock skews of the clocks CK1 and CK2.例文帳に追加

クロック制御部２６は、パルス２０６が入力される毎に、Ａ／Ｄ変換部２０のクロックＣＫ１とラッチ・ドライバ２２のクロックＣＫ２それぞれについて、入力クロックＣＬＫに対する遅延量を決定し、クロックＣＫ１とＣＫ２のクロックスキューを調整する。 - 特許庁

A mapping unit 74 and a digital filter 75 and a D/A conversion unit 76 perform processing in accordance with the clock selected by the clock selection unit 93.例文帳に追加

マッピング部７４、デジタルフィルタ７５及びＤ／Ａ変換部７６は、クロック選択部９３で選択されるクロックに従って処理を行う。 - 特許庁

A clock conversion mechanism 2 (121) converts the clock signal 110 of the device 100 to input it to the submodule 21 (104) and a submodule 22 (105).例文帳に追加

クロック変換機構２（１２１）はデバイス１００のクロック信号１１０を変換しサブモジュール２１（１０４）とサブモジュール２２（１０５）に入力する。 - 特許庁

Thus, the circuits other than the serial/parallel conversion circuit 101 can be operated at a clock signal CLK2 with a low frequency outputted from a clock generator 110.例文帳に追加

こうすると、直列／並列変換回路１０１以外の回路は、クロック発生器１１０の出力する低周波のＣＬＫ２で動作できる。 - 特許庁

A first AD converter 89 performs AD conversion of a received analog light signal with a first AD clock, and a second AD converter 90 performs AD conversion of the same received analog light signal with a second AD clock whose phase is shifted from the first AD clock by a half period.例文帳に追加

第１ＡＤ変換器８９は第１ＡＤクロックでアナログ受光信号をＡＤ変換し、第２ＡＤ変換器９０は第１ＡＤクロックと位相が半周期ずれた第２ＡＤクロックで同じアナログ受光信号をＡＤ変換する。 - 特許庁

An AD conversion clock ADCLK corresponding to the frequency level of the spread clock SSCG_CLK out of AD conversion clocks ADCLK input to the selector circuit 11 with different delay amounts is output from the selector circuit 11.例文帳に追加

異なる遅延量でセレクタ回路１１に入力されたＡＤ変換クロックＡＤＣＬＫのうち、拡散クロックＳＳＣＧ＿ＣＬＫの周波数レベルに応じたものがセレクタ回路１１から出力される。 - 特許庁

The reader is provided with a photoelectric conversion means 21 performing photoelectric conversion to an original image and outputting image information successively based on a clock signal PH.例文帳に追加

原稿画像を光電変換して、クロック信号ＰＨに基づいて画像情報を順次出力する光電変換手段２１を備える。 - 特許庁

To provide an analog/digital conversion processing unit that can easily increase number of phases for a polyphase conversion clock and obtain a highly accurate delay.例文帳に追加

多相の変換用クロックを、容易に相数を増やすことができ且つ高精度な遅延量が得られる、Ａ／Ｄ変換処理装置を提供する。 - 特許庁

The clock data restoration apparatus 1 is provided with a sampler part 10, a detection part 20, an offset determination part 30, a clock output part 40, and a DA conversion part 50.例文帳に追加

クロックデータ復元装置１は、サンプラ部１０、検出部２０、オフセット決定部３０、クロック出力部４０およびＤＡ変換部５０を備える。 - 特許庁

A clock signal from the PLL circuit 5 is used for a reference clock used when reading the buffer memory 2 and for analog conversion of the D/A converter 3.例文帳に追加

ＰＬＬ回路５からのクロック信号を、バッファメモリ２からの読み出し時や、Ｄ／Ａ変換器３のアナログ変換時における基準クロックとして使用する。 - 特許庁

A clock conversion mechanism 1 (101) converts a clock signal 110 of the device 100 to input it into a submodule 11 (102) and a submodule 12 (103).例文帳に追加

クロック変換機構１（１０１）は、デバイス１００のクロック信号１１０を変換しサブモジュール１１（１０２）とサブモジュール１２（１０３）に入力する。 - 特許庁

The A/D converting circuit 101 performs the A/D conversion by adopting a clock signal to be inputted to the semiconductor integrated circuit 200 as a sampling clock.例文帳に追加

半導体集積回路２００に入力されるクロック信号をサンプリングクロックとしてＡ／Ｄ変換回路１０１においてＡ／Ｄ変換を行う。 - 特許庁

ON the interface conversion devices 1031-103M sides, clock signal is reproduced from the discrimination information while its phase is corrected using the phase information for synchronizing clock.例文帳に追加

インタフェース変換装置１０３_1〜１０３_M側では識別情報からクロック信号を再生すると共に位相情報でその位相を補正してクロックを同期させる。 - 特許庁

To reduce disturbance caused by an A/D conversion circuit compatible with up to a color difference signal and synchronously with a clock.例文帳に追加

色差信号まで対応したＡＤ変換回路が発生するクロックに同期した妨害を低減する。 - 特許庁

After that, the A/D converter 28 performs A/D conversion by an A/D clock of a phase corresponding to the peak value.例文帳に追加

以後は、ピーク値に対応する位相のＡ／ＤクロックでＡ／Ｄ変換器２８はＡ／Ｄ変換する。 - 特許庁

A conversion section 81 converts an asynchronous transfer mode ATM cell to an MPEG transport packet, outputs the converted packet to a synchronization section 84, generates a clock synchronously with a clock of a network on the basis of the received ATM cell and outputs the clock to a PLL circuit 82.例文帳に追加

変換部８１は、ATMセルをMPEGトランスポートパケットに変換し、同期部８４に出力し、また受信したATMセルに基づいてネットワークのクロックに同期したクロックを生成し、PLL回路８２に出力する。 - 特許庁

When the fixed reduction rate is possible, the reduction rate by the resolution conversion is fixed (97%), the data are reduced according to the video transfer clock rate and the video transfer clock is set to a fixed clock rate of 97% (ST4).例文帳に追加

可能な場合は、解像度変換による縮小率（９７％）を固定し、ビデオ転送クロックレートによる縮小を行い、ビデオ転送クロックを９７％の固定クロックレートに設定する（ＳＴ４）。 - 特許庁

A shift clock generation part 32 of a synchronous/asynchronous conversion part 3 divides one data bit signal into four by shifting the phase of the clock from a crystal oscillator 33, the clock being close to a transmit data rate by 90° at each time.例文帳に追加

同期／非同期変換部３のシフトクロック生成部３２は送信データレートに近い水晶発振器３３からのクロックを９０°ずつ位相をずらすことで、１つのデータビット信号を４分割する。 - 特許庁

The slave-only interface 3-1 performs clock conversion so that the data are synchronized with the clock obtained by dividing the frequency of the operating clock CLK(a) of the slave device by an integer, and then outputs the data to the slave-only bus 1-a.例文帳に追加

また、スレーブ専用インタフェース３−ａは、スレーブ装置の動作クロックＣＬＫ（ａ）を整数分周したクロックにデータが同期するようにクロック変換してスレーブ専用バス１−ａに出力する。 - 特許庁

The parallel/serial conversion circuit comprises: a data conversion circuit 51 to which RGB parallel data and a dot clock are input and which converts the RGB parallel data into RGB serial data on the basis of a multiplying clock; and a PLL circuit which outputs the multiplying clock and stops outputting the multiplying clock in response to a standby signal.例文帳に追加

本発明にかかるパラレル／シリアル変換回路は、ＲＧＢパラレルデータとドットクロックが入力され、逓倍クロックに基づいてＲＧＢパラレルデータをＲＧＢシリアルデータに変換するデータ変換回路５１と、逓倍クロックを出力し、スタンバイ信号によって逓倍クロックの出力動作を停止するＰＬＬ回路と、を備えるものである。 - 特許庁

To provide a parallel-serial conversion circuit and a parallel-serial converting method capable of performing high-speed parallel-serial conversion with a low frequency clock.例文帳に追加

低周波数のクロックで高速なパラレル−シリアル変換が可能なパラレル−シリアル変換回路およびパラレル−シリアル変換方法を提供することを目的とする。 - 特許庁

To provide a serial/parallel conversion circuit, a data transfer controller, or the like, which combines serial/parallel conversion function with a buffer function to smooth out clock frequency differences.例文帳に追加

シリアル／パラレル変換機能とクロック周波数差を吸収するバッファ機能を併せ持つシリアル／パラレル変換回路、データ転送制御装置等の提供。 - 特許庁

Impedance conversion circuits 13_1-13_N apply impedance conversion to each of the clock signals by an emitter-follower form transistor amplifier circuit to output them to the side of the transmission path.例文帳に追加

インピーダンス変換回路１３_１〜１３_Ｎはクロック信号をそれぞれエミッタフォロア形のトランジスタ増幅回路でインピーダンス変換して伝送路側に出力する。 - 特許庁

A control circuit 115 supplies a clock signal to the input conversion circuit 111 and the A/D conversion circuit 114, performs the control on the basis of the clock, inputs the value of the apparent power from the A/D conversion circuit 114, and outputs it to a display circuit 116.例文帳に追加

制御回路１１５は、入力変換回路１１１およびＡ−Ｄ変換回路１１４にクロック信号を供給し、該クロックに基づいて制御を行い、Ａ−Ｄ変換回路１１４から皮相電力値を入力し、表示回路１１６に出力する。 - 特許庁

An FF circuit 91a records the AD conversion result of the first AD converter 89 with the first AD clock, and a second FF circuit 92a records the AD conversion result of the second AD converter 90 with the second AD clock.例文帳に追加

ＦＦ回路９１ａは第１ＡＤクロックで第１ＡＤ変換器８９のＡＤ変換結果を記録し、ＦＦ回路９２ａは第２ＡＤクロックで第２ＡＤ変換器９０のＡＤ変換結果を記録する。 - 特許庁

The image reading apparatus 100 is provided with an image processing LSI including a clock generation circuit 121 for generating a clock signal, a frequency conversion circuit 122 that operates by a clock signal of frequency different from that of the clock signal and an image processing circuit 123 and with a jitter elimination circuit 150 for eliminating jitter of the clock signal generated by the clock generation circuit 121.例文帳に追加

画像読取装置１００は、クロック信号を生成するクロック生成回路１２１と該クロック信号とは異なる周波数のクロック信号で動作する周波数変換回路１２２および画像処理回路１２３を含む画像処理ＬＳＩと、クロック生成回路１２１で生成されたクロック信号のジッタを除去するジッタ除去回路１５０とを備える。 - 特許庁

The PLL circuit 5 generates a clock to control a frequency conversion circuit 3, on the basis of the received window signal.例文帳に追加

PLL回路５は、供給された窓信号を基に、周波数変換回路３を制御するクロックを生成する。 - 特許庁

The A/D converter 12 converts the analog electric signal into digital data in synchronization with the A/D conversion clock (a).例文帳に追加

Ａ／Ｄ変換器１２はＡ／Ｄ変換クロックａに同期してアナログ電気信号をからデジタルデータに変換する。 - 特許庁

Digital data and a clock signal generated by a digital signal source 2 are input into a DA conversion device 1.例文帳に追加

デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。 - 特許庁

A recording signal processing means 15 applies rate conversion to a received stream and converts the stream into the reference clock selected by the clock selection means 14, multiplexes the received stream with the selected reference clock, generates a recording stream and records the resulting stream onto a recording medium 16.例文帳に追加

記録信号処理手段１５は、入力されたストリームを、クロック選択手段１４が選択した基準クロックへとレート変換し、多重化し、記録ストリームを生成した後、記録媒体１６へと記録する。 - 特許庁

By connecting a 1/N frequency divider to a stage next to the PLL circuit of the resolution conversion system, another clock is derived which is for drawing a normal dot and is slower than the clock used to draw a sub-dot image and forms a pair with the clock for drawing the sub-dot.例文帳に追加

解像度変換システムのＰＬＬ回路の次段にＮ分周器に接続することによって、サブドットを描くためのクロックよりも遅い、それと対となる標準ドット描画用クロックが得られる。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70 and a clock-detecting circuit 80.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。 - 特許庁

The photometric device includes a constant current generation circuit, a fixed clock signal generation circuit which generates a fixed clock signal having a fixed frequency, a photoelectric conversion element, a variable clock signal generation circuit, and a digital signal generation circuit.例文帳に追加

測光装置は、定電流生成回路、周波数が一定の固定クロック信号を生成する固定クロック信号生成回路、光電変換素子、可変クロック信号生成回路、およびデジタル信号生成回路を含む。 - 特許庁

A real timer TIM before the timer source is modified is converted into a virtual timer TIMv by adding a clock conversion coefficient α based on a clock frequency ratio before/after the timer source is modified.例文帳に追加

タイマソース変更前の実タイマＴＩＭを、タイマソース変更前後のクロック周波数比に基づくクロック変換係数αを加味して仮想タイマＴＩＭｖに変換する。 - 特許庁

The variable clock signal generation circuit generates, from photocurrent generated in the photoelectric conversion element, a variable clock signal that oscillates at a frequency proportional to the amount of photocurrent.例文帳に追加

可変クロック信号生成回路は、光電変換素子で発生した光電流から、光電流の大きさに比例する周波数で発振する可変クロック信号を生成する。 - 特許庁

The conversion element 317 is provided midway of a plurality of wiring patterns electrically connecting the card edge connector 315 to the two transceiver sockets (312A, 312B) to split a clock domain of the wiring patterns into a clock domain where spectrum spread clock is applied and a clock domain where non-spectrum-spread clock is applied.例文帳に追加

そして、変換素子３１７は、カードエッジコネクタ３１５と２つのトランシーバソケット（３１２Ａ、３１２Ｂ）との間を電気的に接続する複数の配線パターンの途中に設けられ、該複数の配線パターンのクロックドメインを、クロックがスペクトラム拡散クロックであるクロックドメインと、クロックが非スペクトラム拡散クロックであるクロックドメインとに分割している。 - 特許庁

To provide an optical and electric frequency division clock generator, an optical clock frequency division apparatus operable for the input of optical signals not including frequency division components, an optical and electric frequency division clock extraction apparatus, an optical time division demultiplexing apparatus, an optical frequency division clock extraction and optical data serial/parallel conversion apparatus, and an optical modulation format conversion apparatus.例文帳に追加

光・電気分周クロック発生装置と、分周成分を含まない光信号の入力に対して動作可能な、光クロック分周装置と、光・電気分周クロック抽出装置と、光時分割多重分離装置と、光分周クロック抽出・光データ直並列変換装置と、光変調フォーマット変換装置を提供する。 - 特許庁

A resolution converting circuit 25 uses the progressive signals of the first clock rate to perform horizontal resolution conversion and vertical resolution conversion and generates signals DGpc, DRpc, DBpc of a second clock rate that is a desired resolution.例文帳に追加

解像度変換回路２５は、第１のクロックレートのプログレッシブ信号を用いて、水平方向の解像度変換と垂直方向の解像度変換を行い、所望の解像度である第２のクロックレートの信号ＤＧpc，ＤＲpc，ＤＢpcを生成する。 - 特許庁

To provide a VSB receiver with which high speed conversion in time required until a convergence processing end in an AGC circuit and a clock reproducing circuit is made to be compatible with high performance conversion in ghost interference removal and correct clock reproduction.例文帳に追加

ＡＧＣ回路およびクロック再生回路における収束処理完了までにかかる時間の高速化と、ゴースト妨害除去の高性能化および正確なクロック再生とを、両立させたＶＳＢ受信機を提供する。 - 特許庁

To provide a rate conversion circuit that can surely convert a speed, even when deviations are caused between phases of a clock of a transmission line and a clock in a receiver, and to provide an image device employing this speed conversion circuit.例文帳に追加

伝送路におけるクロックと受信装置内のクロックとの間の位相関係にずれが生ずる場合にも確実に速度変換を行なうことが可能な速度変換回路及び該速度変換回路を適用する画像装置を提供する。 - 特許庁

An A/D converter M2 respectively carries out A/D conversion for the first to the fourth potentials according to a clock T13, and outputs conversion values C(n), A(n), B(n), T3.例文帳に追加

Ａ／Ｄ変換器Ｍ２は、クロックＴ１３に応じて、第１〜４電位に対してそれぞれＡ／Ｄ変換を施して変換値Ｃ（ｎ）、Ａ（ｎ）、Ｂ（ｎ）、Ｔ３を出力する。 - 特許庁

An A/D conversion end signal generating circuit 100C generates an A/D conversion end signal at the (N+2)-th clock to provide the signal to a digital signal processing circuit 400.例文帳に追加

クロックＮ＋２個目で、ＡＤ変換終了信号発生回路１００Ｃは、ＡＤ変換終了信号を生成し、デジタル信号処理回路４００へ出力する。 - 特許庁

The position of the electromagnetic conversion element is radially specified based on the correlated count value and counting of the servo clock.例文帳に追加

関連づけた計数値、および、サーボクロックの計数に基づき半径方向に電磁変換素子の位置を特定する。 - 特許庁