「conversion clock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An A/D conversion part 88 converts an analog current value input from the LPF 86 into a digital value in accordance with a sampling clock input from a processing control part 90, and outputs the digital value to the processing control part 90.例文帳に追加

Ａ／Ｄ変換部８８は、処理制御部９０から入力されるサンプリングクロックに応じて、ＬＰＦ８６から入力されるアナログの電流値をデジタル値に変換し、処理制御部９０に対して出力する。 - 特許庁

A semiconductor integrated circuit 1 comprises an A/D converter 121 including a sample-and-hold circuit 1211 and an A/D conversion circuit 1212, a central processing unit 21, a clock generation unit 30, and a sample-and-hold signal generation circuit 123.例文帳に追加

半導体集積回路１は、サンプル・ホールド回路1211とＡ／Ｄ変換回路1212とを含むＡ／Ｄ変換器１２１、中央処理ユニット２１、クロック生成ユニット３０、サンプル・ホールド信号生成回路１２３を具備する。 - 特許庁

To provide an image reading device for performing image evaluation and the phase adjustment of an AD conversion clock on the basis of data obtained by reading a plurality of density patches in any area other than the white reference region of a white reference board.例文帳に追加

本発明は、白基準板の白基準領域外の複数の濃度パッチを読み込んだデータに基づいて画像評価及びＡＤ変換のクロックの位相調整を行う画像読取装置に関する。 - 特許庁

To provide an integral A/D converter, an integral A/D conversion method, a solid-state image sensing device, and a camera system where performance tradeoff is small and which can improve resolution without increasing a clock frequency.例文帳に追加

性能のトレードオフが少なく、クロック周波数をあげずに分解能を向上させることが可能な積分型Ａ／Ｄ変換器、積分型Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

This modeling apparatus comprises: a speech input section 1; a speech conversion section 2; a speaker recognition section 3; a speaker data base (DB) 4; a meaning recognition section 5; a meaning DB 6; a clock section 7; a coordinate processing section 8; and a function arithmetic section 9.例文帳に追加

本発明のモデリング装置は、音声入力部１、音線変換部２、発言者認識部３、発言者ＤＢ４、意味認識部５、意味ＤＢ６、時計部７、座標化処理部８、および関数演算部９からなる。 - 特許庁

A phase generation circuit 108 outputs a phase Φwhich is natural number-times as much as a unit angle Δ with a clock period, generates thirteen partial phases Φ through a conversion circuit 109 and generates thirteen control signals D based on them.例文帳に追加

正シフト回路１０４は、１３個の部分回転回路Ｒ_-1、Ｒ_0、Ｒ_1、Ｒ_10、Ｒ__11の縦続接続からなり、１３個の制御信号Ｄ_kに基づいて所定のアルゴリズムによって部分回転角が計算される。 - 特許庁

A judgement circuit 27 as a switch circuit bypassing bit conversion circuits 23 and 25 arranged in a route at the time of a regular processing, a second clock exchange FIFO 28 and a selector 29 are installed at the time of repeating data.例文帳に追加

データリピート時には、通常処理時の経路に配置されたビット変換回路２３および２５をバイパスさせる切替回路としての判定回路２７、第２のクロック乗換用ＦＩＦＯ２８およびセレクタ２９を設ける。 - 特許庁

A PCR generator 311 packetizes the program clock reference information at the rate in response to the transmission path in advance and the MPEG coder multiplexes a transport stream subjected to rate conversion at an FIFO 310 with a PCR packet being an output of the PCR generator 311 and outputs the multiplexed stream and packet.例文帳に追加

PCR発生器ではあらかじめ伝送路に応じたレートでパケット化し、そして３１０のFIFOでレート変換されたトランスポートストリームと３１１からの出力であるPCRパケットを多重化して出力する。 - 特許庁

The exclusive control sequencer is provided with clock supply packages 102 and 104, an access control circuit 106, a synchronous monitoring part 108, an exclusive control part 110, a selector 112, storage elements 114a, 114b and 114c, and a data conversion part 116.例文帳に追加

クロック供給パッケージ１０２、１０４と、アクセス制御回路１０６と、同期監視部１０８と、排他制御部１１０と、セレクタ１１２と、記憶素子１１４ａ、１１４ｂ、１１４ｃと、データ変換部１１６と、備えている。 - 特許庁

The high voltage power source 202 converts the received clock signal into a triangular wave with a clock=triangular conversion means 3, generates a PWM signal by comparing the triangular wave and a voltage level signal generated for the output of the high voltage power source 202 by the use of a comparison means 502, and controls the output of the high voltage power source 202 in accordance with the PWM signal.例文帳に追加

高圧電源部２０２は、受信したクロック信号をクロック＝三角波変換手段３で三角波に変換し、この三角波と高圧電源部２０２の出力にかかる電圧レベル信号とを比較手段５０２で比較してＰＷＭ信号を発生し、このＰＷＭ信号に応じて高圧電源部２０２の出力を制御する。 - 特許庁

This electric power measuring device for taking voltage data and current data converted by an A/D converter into the microcomputer, and for executing operation processing of measured power is characterized by installing a clock generation circuit for generating a serial clock following a data conversion start signal supplied from the microcomputer, and for outputting it to the A/D converter.例文帳に追加

Ａ／Ｄ変換器で変換された電圧データと電流データをマイクロコンピュータに取り込み、測定電力を演算処理する電力測定装置において、前記マイクロコンピュータから供給されるデータ変換開始信号に従ってシリアルクロックを生成し、前記Ａ／Ｄ変換器に出力するクロック生成回路を設けたことを特徴とするもの。 - 特許庁

The method includes a process to carry out an analogue-to-digital conversion with a high speed clock from a point crossing zero of analogue to a point crossing the next zero when dividing the ultrasonic analogue signal, and a process which quickly connects a memorized wave while matching a polarity when connecting the memorized wave by an unit of 180° or multiple of 180° while reproducing any low speed clock.例文帳に追加

超音波アナログ信号を分周する時、アナログのゼロを横切る点から、次にゼロを横切る点までの高速クロックでアナログ−デジタル変換を行い、１８０°又は１８０°の倍数の単位で、メモリーした波形を任意の低速のクロック再生しながら繋ぐ時、極性を合わせながら速やかに繋いでいく様にした超音波アナログ分周方法である。 - 特許庁

The harmonic analyzer converts measured analog signals into digital form, performs harmonic analysis, and is provided with a sampling clock generator 9 constituted of a digital circuit for generating a sampling clock which has a frequency N-times higher than a zero-cross signal on the basis of a zero-cross signal of the measured analog signals and which is used for the conversion of the measured analog signals into digital form.例文帳に追加

測定アナログ信号をディジタル化して高調波の解析を行う高調波解析装置であって、ディジタル回路で構成され、測定アナログ信号のゼロクロス信号に基づき、ゼロクロス信号のＮ倍の周波数を有し測定アナログ信号のディジタル化に用いるサンプリングクロックを生成するサンプリングクロック発生器を設けたことを特徴とするもの。 - 特許庁

A conversion tool 2 inputs a script 1 corresponding to different CPUs, and converts the inputted script 1 into test data 3 synchronizing with the clock of the bus of the CPU capable of verifying logics of blocks 4d-1 and 4d-2 connected to the bus of the CPU.例文帳に追加

変換ツール２は、異なったCPUに対応したスクリプト１を入力し、入力したスクリプトを、CPUのバスに接続するブロック４ｄ−１，４ｄ−２のロジックを検証可能な、当該バスのクロックに同期する試験データ３に変換する。 - 特許庁

Even if harmonic components whose frequencies are integral multiples of the clock frequency f_clk are mixed as spurious components into a path for a target signal, they do not fall within the band of the target wave after frequency conversion by a mixer.例文帳に追加

これにより、周波数が上記クロック周波数ｆ_ｃｌｋの整数倍である高調波成分が、スプリアスとして希望信号の経路に混入しても、ミキサーによる周波数変換後の希望波の帯域内には入らない。 - 特許庁

In an energy-saving mode, the capacitive touch panel device turns off the external clock generator, the analog-digital conversion circuit, the filter, the interface controller, the microprocessor, and the touching position calculator to save energy.例文帳に追加

静電容量式タッチパネル装置は省エネルギーモードの場合に、外部クロック生成器、アナログ−デジタル変換回路、フィルター、インターフェースコントローラ、マイクロプロセッサ及び接触位置計算器の電源を切ることによって、省エネルギーの目的を達成する。 - 特許庁

The conversion-treated film 15 is formed only on the friction/sliding part while an electroless nickel plate is left out on the part other than the friction/sliding part, so that drop of fixing force of a gear is suppressed for more beautiful clock component.例文帳に追加

特に、摩擦摺動部のみに化成処理被膜１５を形成し、摩擦摺動部以外の部分は無電界ニッケルメッキを残すことで歯車の固定力低下を小さくすることができ、さらに美しい時計部品とすることができる。 - 特許庁

An optoelectric conversion section 21 receives a transmission multiplex signal and converts an optical signal of the transmission multiplex signal into an electric signal, and a deserializer section 22 converts the electric signal into parallel data and extracts and recovers a clock signal synchronously with serial data.例文帳に追加

光／電気変換部２１に入力された送信多重信号は光信号から電気信号に変換され、デシリアライザ部２２でパラレルデータに変換されるとともに、シリアルデータに同期したクロック信号が抽出されて再生される。 - 特許庁

To provide a timing control apparatus for a dual mode or multimode wireless communication apparatus, which prevents duplicate reception operations between wireless communication systems without the need for time conversion between the wireless communication systems whose system clock frequencies differ from each other.例文帳に追加

システムクロック周波数が異なる無線通信システム間の時刻変換を行うことなく、無線通信システム間における受信動作の重複を防止できる、デュアルモード乃至マルチモード無線通信装置のタイミング制御装置を提供する。 - 特許庁

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.例文帳に追加

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁

The driver IC 5 is provided with conversion circuits cascade-connected with a serial data line and a clock data line from the controller 3 respectively and converting the serial signals and parallel signals from the controller 3 respectively, and a driving circuit actuating the light emitters.例文帳に追加

ドライバＩＣ５は、コントローラ３から、それぞれシリアルデータ線およびクロックデータ線がカスケード接続され、それぞれコントローラ３からのシリアル信号とパラレル信号とを変換する変換回路と、発光体を動作させる駆動回路とを有する。 - 特許庁

When the period clock signal T_CLK is output, an interference light acquiring means 101 acquires one period of an interference light L4, light that corresponds to a single period stored in an interference signal storing means 94 (A/D conversion unit 90) is acquired.例文帳に追加

そして、周期クロック信号Ｔ_CLKが出力されたとき、干渉光取得手段１０１により干渉信号記憶手段９４（Ａ／Ｄ変換ユニット９０）に記憶された１周期分の干渉光Ｌ４が取得される。 - 特許庁

A synchronizing signal separation circuit 38 of a liquid crystal monitor device 24 separates the horizontal division signal and the horizontal synchronizing signal from the second horizontal synchronizing signal 37, and PLL 27 generates the A/D conversion clock phase-synchronized with the horizontal division signal.例文帳に追加

液晶モニタ装置２４の同期信号分離回路３８は、第２水平同期信号３７から、水平分割信号と水平同期信号を分離し、PLL２７は、水平分割信号に位相同期したAD変換クロックを生成する。 - 特許庁

A horizontal division signal combination circuit 36 of a graphic card 1 superimposes the horizontal division signal phase-synchronized with the D/A conversion clock of an analog video signal on a horizontal synchronizing signal, and outputs it as a second horizontal synchronizing signal 37.例文帳に追加

グラフィックカード１の水平分割信号合成回路３６は、アナログ映像信号のDA変換クロックに位相同期した水平分割信号を、水平同期信号に重畳して第２水平同期信号３７として出力する。 - 特許庁

An analog/digital converter circuit 16 normalizes the image signal Y_1(t) in response to a sampling clock DCK with the same period as a horizontal transfer period and applies analog/digital conversion to data corresponding to the information by two pixels in the unit of one pixel.例文帳に追加

Ａ／Ｄ変換回路１６は、水平転送周期と同じの周期のサンプリングクロックＤＣＫに応答して画像信号Ｙ1(t)を規格化し、２画素分の情報に対応するデータを１画素単位でＡ／Ｄ変換する。 - 特許庁

To provide an AC-DC conversion apparatus capable of opening and closing a switch means at a preset instruction voltage phase of an AC power supply even if a clock frequency of a microcomputer shifts, to provide a motor drive device having the AC-DC conversion apparatus, and to provide an air conditioner, refrigerator, heat pump water heater, washing machine, and vacuum cleaner, which are equipped with the motor drive device.例文帳に追加

マイコンのクロック周波数がずれた場合であっても、予め設定した交流電源の指令電圧位相でスイッチ手段を開閉することができる交流直流変換装置、それを備えたモーター駆動装置、並びにそのモーター駆動装置を搭載した空気調和機、冷蔵庫、ヒートポンプ式給湯機、洗濯機及び掃除機を得る。 - 特許庁

In an AM modulation system in which all of the functions of an A/D conversion 2, a multiplication 43, a D/A conversion 5, and a clock signal generation 3 are digitalized, a digitalized AM modulation system 10 uses a contrast table 44 between sampling points and carrier amplitude values for a single period of a carrier instead of a carrier oscillator.例文帳に追加

上記の課題は、Ａ／Ｄ変換２、乗算４３、Ｄ／Ａ変換５及びクロック信号生成３の全ての機能をディジタル化してなるＡＭ変調方式であって、搬送波発振器に代えて、搬送波の１周期に亘る各サンプリング点と搬送波振幅値の対比テーブル４４を用いるディジタル化ＡＭ変調方式１０により解決することができる。 - 特許庁

A network data generating device in an NT side device 1 with a V.35 interface is provided to generate network data by sampling received data from TE side equipment 2, in which protection areas are set in the vicinity of conversion points, and if the conversion point falls in any protection area, a sampling clock phase is inverted.例文帳に追加

V.35インタフェースを有するＮＴ側装置１において、ＴＥ側装置２からの受信データをサンプリングにより生成する網データ生成装置において、ＴＥ側装置からの受信データのデータ変換点の前後に保護範囲を設定し、前記データ変換点が何れかの保護範囲に入った際には、サンプリングクロックの位相を反転させる。 - 特許庁

To provide an image reader capable of synchronizing various kinds of control signals without changing circuit constitution in the case of having changed the ratio of the driving frequency of a photoelectric conversion means and an input clock frequency, the number of the output channels of the photoelectric conversion means, adjusting precision with respect to the pulse width and the phase of a control signal, etc.例文帳に追加

光電変換手段の駆動周波数と入力クロック周波数との比、光電変換手段の出力チャンネル数、および制御信号のパルス幅と位相に対する調整精度などを変更した場合に、回路構成を変更することなく各種制御信号の同期をとることができる画像読み取り装置を提供すること。 - 特許庁

A 1st interpolation part 14 and a 2nd interpolation part 24 interpolate output data ID4 and Qd4 of sampling frequency fover by sampling to a sampling frequency fsamp as the operating clock frequency of a D-A conversion part at an output destination.例文帳に追加

第１補間部１４および第２補間部２４は、サンプリング周波数ｆｏｖｅｒの出力データＩｄ４およびＱｄ４を、出力先のＤ／Ａ変換部の動作クロック周波数であるサンプリング周波数ｆｓａｍｐにサンプリングして補間する。 - 特許庁

The CV conversion circuits are provided with operational amplifiers 82 connected to the detecting electrodes of the capacitive elements, and the detection device is provided with a high-frequency voltage application circuit (clock generator circuit) 80 for modulating the potential of the vibrator to the high-frequency voltage.例文帳に追加

ＣＶ変換回路は、容量素子の検出用電極に接続される演算増幅器８２を備えているとともに、振動子の電位を高周波電圧に変調する高周波電圧印加回路（クロック発生回路）８０とを備えている。 - 特許庁

The second conversion means includes a second optical converter 18, the second optical converter receives the intermediate generated optical signal and generates and outputs an optical clock signal 320 with a wavelength λ_3, according to the passive mode synchronization operation of the second optical converter.例文帳に追加

第2変換手段は、第2光変換器18を具えており、第2光変換器に中間生成光信号が入力されて、波長λ_3の光クロック信号320を、第2光変換器の受動モード同期動作によって生成して出力する。 - 特許庁

The computer chip set is provided with a phase signal generating circuit for generating the group of phase signals and a signal conversion logic circuit for generating an output signal referring to one of the first and second clock rates which are not referred to by an input signal.例文帳に追加

コンピュータチップセットは、位相信号の集合を発生できる位相信号生成回路と、第１、第２クロックレートのうち入力信号が参照していない側を参照する出力信号を発生する信号変換論理回路をもつ。 - 特許庁

A DDC signal, a control signal and an audio signal are converted into serial signals by a parallel/serial converter 45 by using a clock signal of the DVI Standards, are subjected to electro-optical conversion and transmitted to the receiver 5 using another core wire of the optical fiber cable 6.例文帳に追加

ＤＤＣ信号、制御信号、音声信号はＤＶＩ規格のクロック信号を用いてパラレル／シリアル変換器４５でシリアル信号に変換し、これを電光変換して光ファイバケーブル６の別の心線を使って受信器５に伝送する。 - 特許庁

A serial-parallel conversion circuit 21A stores the serial data S10 synchronously with a clock signal CLK3A reproduced by the serial data S10, divides the stored serial data S10 to have a prescribed word length and outputs the result as data S21.例文帳に追加

このシリアルデータＳ１０は、シリアル−パラレル変換部２１ＡにおいてシリアルデータＳ１０に基づいて再生されたクロック信号ＣＬＫ３Ａに同期して保持され、保持されたシリアルデータＳ１０が所定ワード長で分割されてデータＳ２１として出力される。 - 特許庁

Digital signals converted to digital data by an A/D converter 32, the output signal of a TCXO 21 through a buffer amplifier 33 and the output signal of a system clock generating circuit 26 for A/D conversion are outputted from an external interface part 50.例文帳に追加

外部インターフェース部５０から、Ａ／Ｄコンバータ３２によりデジタルデータ変換されたデジタル信号と、バッファアンプ３３を介してＴＣＸＯ２１の出力信号と、Ａ／Ｄ変換用システムクロック発生回路２６の出力信号が出力されている。 - 特許庁

To reduce the capacity of a buffer to be used for conversion while preventing overflow or underflow of the buffer in converting decoded data after performing OFDM modulation and transmission path decoding into a data stream synchronized with the clock of a stabilized frequency.例文帳に追加

ＯＦＤＭ復調及び伝送路復号が行われた後の復号データを、安定化した周波数のクロックに同期させたデータストリームに変換する際に、変換時に用いるバッファがオーバーフロー及びアンダーフローせずに、そのバッファの容量を少なくする。 - 特許庁

This data recording controller is provided with a data fetch circuit 11, an 8-16 modulation circuit 12, a stream controller 13, SRAMs 14a and 14b and a parallel/serial (P/S) conversion circuit 15, and they synchronize with a clock and perform respective processing.例文帳に追加

データ記録制御装置は、データフェッチ回路１１と８−１６変調回路１２とストリームコントローラ１３とＳＲＡＭ１４ａおよび１４ｂとパラレル／シリアル（Ｐ／Ｓ）変換回路１５とを備え、これらがクロックに同期してそれぞれの処理を行う。 - 特許庁

To provide an information reproducing unit capable of obtaining an accurate demodulation signal with a low clock frequency by performing AD conversion in the vicinity of the optimum sampling point of a reproduction signal and demodulating the reproduction signal on the basis of the average value of a signal obtained from there.例文帳に追加

再生信号の最適なサンプリング点の近傍をＡＤ変換し、そこから得られた信号の平均値に基づいて復調することにより、低いクロック周波数で正確な復調信号を得ることができる情報再生装置を提供する。 - 特許庁

The resolution bandwidth and the number of channels when measurement can be flexibly changed, by making the period of a clock signal for sampling data adjustable through the use of an A/D conversion means (110), a frequency selection means (130), and an APD unit (300).例文帳に追加

Ａ／Ｄ変換手段（１１０）と、周波数選択手段（１３０）と、ＡＰＤ部（３００）とでデータをサンプリングするクロック信号の周期を調整可能とすることで、測定時の分解能帯域幅やチャンネル数を柔軟に変更可能とする。 - 特許庁

The multi-valued signal output circuit 107 multiplexes the serial display data signal outputted from the format conversion circuit 104 and the shift clock signal outputted from the driving signal generation circuit 105, to generate a multi-valued signal containing three kinds of theoretical values, and each data driver 111 restores the shift clock signal and the serial display signal from this multi-valued signal.例文帳に追加

多値信号出力回路１０７は、フォーマット変換回路１０４から出力されるシリアル表示データ信号及び駆動信号発生回路１０５から出力されるシフトクロック信号を多重化して３種類の論理値を持つ多値信号を生成し、各データドライバ回路１１１はこの多値信号からシフトクロック信号及びシリアル表示データ信号を復元する。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ１０７は、ロジック回路１０６が判定結果と再生クロック信号から生成したロジック信号を、周波数／電圧コンバータ１０８が再生クロック信号の周波数から生成した電圧と電源電圧供給器１０９から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

In the electronic endoscope system where a CCD 13 is used to generate an NTSC interlaced scanned signal, a progressive resolution conversion circuit 27 reads odd number and even number field signals by using a clock signal with a doubled frequency and reads twice the same horizontal line data by using a clock signal whose frequency is multiplied by 4 to obtain a noninterlaced scanned progressive signal where 970 horizontal lines are densely arranged.例文帳に追加

ＣＣＤ１３を用いてＮＴＳＣ用のインターレース走査用信号を形成する電子内視鏡装置で、プログレッシブ解像度変換回路２７により、奇数及び偶数フィールド信号を２倍のクロック信号で読出し、その後４倍のクロック信号で同一水平ラインデータを２回読み出すことにより、９７０本の水平ラインを密に配置したノンインターレース走査のプログレッシブ信号を得る。 - 特許庁

To provide a multi-input A/D converter and a multi-input A/D conversion method for realizing the high-efficiency and high-speed processing of A/D conversion by performing control so as to read digital signals at the time other than critical time bands before and after the edge timing of clock signals for sampling analog signals and outputting the digital signals.例文帳に追加

本発明の課題は、アナログ信号のサンプリング及びデジタル信号の出力を行う、クロック信号のエッジタイミング前後のクリティカルな時間帯以外の時間にデジタル信号を読み出すことができるように制御して、Ａ／Ｄ変換の高効率かつ高速な処理を実現する多入力Ａ／Ｄ変換装置、及び多入力Ａ／Ｄ変換方法を提供することである。 - 特許庁

The receiver 50 includes an A/D converter 51 for converting a received analog signal into a received digital signal; a clock generator 52 for supplying a signal relating to a sampling frequency of A/D conversion to the A/D converter; and a control unit 53 for changing the sampling frequency.例文帳に追加

受信機５０は、受信アナログ信号を受信デジタル信号へ変換するＡＤ変換器５１と、ＡＤ変換器にＡＤ変換のサンプリング周波数に係る信号を供給するクロック・ジェネレータ５２と、サンプリング周波数を変更する制御部５３とを備える。 - 特許庁