「conversion clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CLOCK CONVERSION CIRCUIT AND ELECTRONIC APPLIANCE USING IT例文帳に追加

クロック変換回路とこれを用いた電子機器 - 特許庁

To perform level conversion of a clock in a high speed, and to prevent delay of the clock.例文帳に追加

クロックのレベルの変換を高速化し、クロックの遅延を防止する。 - 特許庁

An electronic clock 200 has a conversion table 285.例文帳に追加

電子時計２００は、変換テーブル部２８５を有している。 - 特許庁

To generate a sampling clock for serial A/D conversion.例文帳に追加

シリアルＡ／Ｄ変換用のサンプリングクロックを発生させる。 - 特許庁

LATCH CLOCK GENERATING CIRCUIT AND SERIAL/PARALLEL CONVERSION CIRCUIT例文帳に追加

ラッチクロック生成回路及びシリアル−パラレル変換回路 - 特許庁

A clock conversion section 21 generates a high speed clock CLK3 having a frequency twice or more higher than a low speed clock CLK2.例文帳に追加

クロック変換部２１は、低速クロックCLK2よりも２倍以上高い周波数の高速クロックCLK3を生成する。 - 特許庁

The clock conversion mechanism outputs a pseudo random number sequence on the basis of the clock signal 110.例文帳に追加

クロック変換機構はクロック信号１１０を元にして擬似乱数列を出力する。 - 特許庁

CLOCK CONVERTER, CLOCK CONVERSION METHOD, VIDEO DISPLAY AND ITS MEMORY ADDRESS SETTING METHOD例文帳に追加

クロック変換装置，クロック変換方法，映像表示装置およびそのメモリアドレス設定方法 - 特許庁

An AD conversion part 11 executes AD conversion in accordance with a sampling clock SCK selected by the clock changeover switch 16.例文帳に追加

ＡＤ変換部１１は、クロック切替スイッチ１６で選択されたサンプリングクロックＳＣＫに従ってＡＤ変換を行う。 - 特許庁

The clock for conversion supply sections 115 and 116 generate a clock for conversion being supplied to the analog/digital conversion section 120 while switching between first and second clock periods.例文帳に追加

変換用クロック供給部１１５，１１６は、アナログ・デジタル変換部１２０に供給する変換用クロックを、第１のクロック周期と第２のクロック周期で切り替えて生成させる。 - 特許庁

The S-P conversion part 2 has the number of conversion bits fixed and is configured to be able to change conversion speed by an operation clock and uses a clock signal CLK outputted from the clock selection part 3 as the operation clock.例文帳に追加

また、Ｓ／Ｐ変換部２は、変換ビット数が固定されつつ、変換速度が動作クロックにより変更可能に構成され、クロック選択部３から出力されるクロック信号CLKを動作クロックとして用いる。 - 特許庁

The PLL 11 for resolution conversion receives a clock signal CK1 to generate a clock signal CK2 of a frequency after resolution conversion.例文帳に追加

解像度変換用ＰＬＬ１１は、クロック信号ＣＫ１を受け、解像度変換後の周波数のクロック信号ＣＫ２を生成する。 - 特許庁

A delay circuit 12 receives an AD conversion clock ADCLK representing a reading clock, and branches the AD conversion clock ADCLK to four paths.例文帳に追加

遅延回路１２は、取り込みタイミングを示すＡＤ変換クロックＡＤＣＬＫを入力され、そのＡＤ変換クロックＡＤＣＬＫを４つの経路に分岐させている。 - 特許庁

The optical clock signal extract apparatus includes a first conversion means 30 and a second conversion means 52.例文帳に追加

第1変換手段30と第2変換手段52とを具える光クロック信号抽出装置である。 - 特許庁

To enhance stability by shortening the settling time of clock conversion.例文帳に追加

クロック変換時の収束時間を短縮し安定性を向上する。 - 特許庁

In this transmission device, a first parallel data signal of N bits (N is a natural number) is subjected to parallel/serial conversion with a first conversion clock obtained by subjecting a reference clock to N multiplication, and a second parallel data signal of N×K (K is a natural number) bits is subjected to parallel/serial conversion with a second conversion clock obtained by subjecting the reference clock to N×K multiplication.例文帳に追加

Ｎ（Ｎは自然数）ビットの第１のパラレルデータ信号を、基準クロックをＮ逓倍した第１変換クロックでパラレル／シリアル変換を行い、Ｎ×Ｋ（Ｋは自然数）ビットの第２のパラレルデータ信号を、基準クロックをＮ×Ｋ逓倍した第２変換クロックでパラレル／シリアル変換を行う。 - 特許庁

CLOCK GENERATION METHOD AND CIRCUIT AND A/D CONVERSION METHOD AND DEVICE例文帳に追加

クロック生成方法及び回路並びにＡ／Ｄ変換方法及び装置 - 特許庁

The adder section 114 adds a digital signal of a unit pixel converted at the analog/digital conversion section 120 when a clock for conversion of the first clock period is supplied, and a digital signal of a unit pixel converted when a clock for conversion of the second clock period is supplied.例文帳に追加

加算部１１４は、アナログ・デジタル変換部１２０で、第１のクロック周期の変換用クロックの供給で変換された単位画素のデジタル信号と、第２のクロック周期の変換用クロックの供給で変換された単位画素のデジタル信号とを加算する。 - 特許庁

After that, a clock conversion means 13 synchronizes the ciphertext output block data with a block clock of the frequency F2.例文帳に追加

その後クロック変換手段１３は、暗号文出力ブロックデータを周波数Ｆ２のブロッククロックに同期させる。 - 特許庁

The A/D converter performs analog-to-digital conversion based on a sampling clock.例文帳に追加

Ａ／Ｄコンバータは、サンプリングクロックにもとづいて、アナログ／ディジタル変換を行う。 - 特許庁

Waveform conversion circuits 15_1-15_N apply waveform conversion to each of the transmitted clock signals to output them to clock transmitting destination circuits 16_1-16_N.例文帳に追加

波形変換回路１５_１〜１５_Ｎは伝送されてくるクロック信号をそれぞれ波形変換してクロック伝送先回路１６_１〜１６_Ｎに出力する。 - 特許庁

The TS is written in a FIFO 22 at a rate of an input clock, and the TS is read out of the FIFO 22 by the clock (conversion clock) of a fixed rate from a clock generating part 24.例文帳に追加

入力クロックのレ−トでＴＳがＦＩＦＯ２２に書き込まれ、クロック発生部２４からの一定レ−トのクロック（変換クロック）でＦＩＦＯ２２からＴＳが読み出される。 - 特許庁

The ONU 10 has a clock reproduction part 17 which reproduces the clock signal from the transmission signal from the OLT9 and a clock conversion part 18 which converts the clock signal into the predetermined frequency.例文帳に追加

ＯＮＵ１０は、ＯＬＴ９からの送信信号よりクロック信号を再生するクロック再生部１７と、クロック信号を所定の周波数に変換するクロック変換部１８とを備える。 - 特許庁

A converter (122) uses the value given to a system clock conversion generator (108) by the synthetic video clock (402) to convert the transition position to the synthetic video clock (402) to the position to the system clock (400).例文帳に追加

変換器(122)は、合成ビデオクロック(402)によってシステムクロック変換発生器(108)に与えられる値を使用して、合成ビデオクロック(402)に対する遷移位置をシステムクロック(400)に対する位置に変換する。 - 特許庁

The second selector 27 selects output of a clock having a frequency converted by the clock conversion unit 26 and output of a clock having an unconverted frequency.例文帳に追加

第２のセレクタ２７は、クロック変換部２６で変換された周波数のクロックと、変換されていない周波数のクロックとの出力を選択する。 - 特許庁

A counter 782 is incremented in response to a clock in a second conversion stage.例文帳に追加

カウンタ７８２は、第２の変換ステージにおいて、クロックに応じてインクリメントされる。 - 特許庁

To provide a clock-generating circuit capable of frequency conversion, using a simple configuration.例文帳に追加

簡単な構成で周波数変換ができるクロック生成回路を提供する。 - 特許庁

A/D CONVERSION CIRCUIT, A/D CONVERTER AND SAMPLING CLOCK SKEW ADJUSTING METHOD例文帳に追加

Ａ／Ｄ変換回路、Ａ／Ｄ変換器およびサンプリングクロックのスキュー調整方法 - 特許庁

SIGNAL CONVERSION CIRCUIT, SEMICONDUCTOR DEVICE, REFERENCE SIGNAL GENERATOR AND ELECTRONIC CLOCK例文帳に追加

信号変換回路、半導体装置、基準信号発生装置及び電子時計 - 特許庁

The photoelectric conversion device includes a photoelectric conversion element for performing photoelectric conversion of light reflected from an original image and a clock generator for generating each drive signal for driving the photoelectric conversion element based on a reference clock using the same or almost the same logic gate.例文帳に追加

原稿からの反射光を光電変換する光電変換素子において、基準クロックに基づいて光電変換素子を駆動するための各駆動信号を、同種のロジックゲートを用いて生成するクロック生成部と、を有する。 - 特許庁

A clock conversion device 2 comprises: a level shifter 3 in which conversion operation of a level performed according to a positive edge of the clock is done more rapidly than conversion operation of the level performed according to a negative edge of the clock when the clock level is converted; and a means to supply a clock to the level shifter 3 when a signal to the effect that the positive edge of the clock is used, is input.例文帳に追加

本発明の一態様は、クロックのレベルを変換する場合に、クロックのポジエッジに応じて行われるレベルの変換動作の方が、クロックのネガエッジに応じて行われるレベルの変換動作よりも速いレベルシフタ３と、クロックのポジエッジを用いる旨の信号を入力した場合に、レベルシフタ３にクロックを提供する手段とを具備するクロック変換装置２である。 - 特許庁

A desired clock frequency value recorded in a clock timing packet for transmitting a designated clock frequency from a gateway apparatus is inputted into a clock generator via a clock frequency variation range setting register 213 of a packet conversion apparatus, thereby generating a desired clock.例文帳に追加

ゲートウェイ装置から指定のクロック周波数を送出するクロックタイミングパケット内に記録された所望のクロック周波数の値を、パケット変換装置のクロック周波数変動範囲設定レジスタ２１３を介してクロックジェネレータに入力し、所望のクロックを発生させる。 - 特許庁

To obtain a signal of a desired format without changing a ride to a clock rate higher than a clock rate before and after format conversion.例文帳に追加

フォーマット変換前後のクロックレートよりも高いクロックレートへの乗せ替えを行うことなく、所望のフォーマットの信号を得る。 - 特許庁

A A/D conversion unit 6 samples in synchronous with asynchronous clock signal CLK inputted from a clock generating part 29.例文帳に追加

Ａ／Ｄ変換ユニット６において、クロック生成部２９から入力される非同期クロック信号ＣＬＫに同期してサンプリングする。 - 特許庁

The reception circuit 28B_1 regenerates the clock BCLK whose frequency is a multiple of four of that of the transferred clock PCLK and supplies the clock BCLK to a serial-to-parallel conversion circuit 41.例文帳に追加

受信回路２８Ｂ１では、転送されたクロックＰＣＬＫの周波数を４逓倍したクロックＢＣＬＫが再生され、直並列変換回路４１に供給される。 - 特許庁

MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION例文帳に追加

多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁

To realize the resolution conversion of an image data without increasing a clock frequency.例文帳に追加

クロック周波数を上げることなく、画像データの解像度変換を実現することである。 - 特許庁

SYNCHRONOUS TYPE MEMORY CARD CONVERSION ADAPTER, DATA TRANSMISSION SYSTEM CONVERTER, AND CLOCK FREQUENCY CONVERTER例文帳に追加

同期式メモリーカード変換アダプタ、データ伝送方式変換器及びクロック周波数変換器 - 特許庁

The digital receiver receivers a high speed clock fh synchrously with a sampling clock used to apply A/D conversion to an IF signal and a symbol synchronizing signal fa obtained from a DSP and generates a bit synchronization clock fb synchronously with the symbol synchronizing signal fs and a sampling clock fs for serial A/D conversion.例文帳に追加

ＩＦ信号をＡ／Ｄ変換させるサンプリングクロックに同期した高速クロックfhとＤＳＰから得られるシンボル同期信号faを取り込んで、そのシンボル同期信号faに同期したビット同期クロックfbとシリアルＡ／Ｄ変換用のサンプリングクロックfsを生成する。 - 特許庁

To provide an analog-digital conversion circuit capable of performing analog-digital conversion at a high speed by using a pulse signal whose clock frequency is low.例文帳に追加

クロック周波数の低いパルス信号を用いて、高速でアナログ・ディジタル変換できるアナログ・ディジタル変換回路を提供する。 - 特許庁

To provide a synchronous processing circuit capable of capturing stable video data because a horizontal synchronizing signal and a pulse for frequency-dividing a clock signal are compared only on a line for A/D conversion in a PLL circuit for generating an A/D conversion clock and a D/A conversion clock, resulting in that the timing of the A/D conversion is not in variations.例文帳に追加

A/D変換用クロック及びD/A変換用クロックを作成するPLL回路についてA/D変換するラインのみで水平同期信号とクロック信号を分周したパルスの比較を行う様にした為、A/D変換のタイミングが変動しなくなり、安定した映像データを取り込むことができる同期処理回路を提供すること。 - 特許庁

To provide a clock control circuit and its method that can conduct non-integer frequency conversion of a clock signal with high accuracy despite of a simple configuration.例文帳に追加

簡易な構成により、高精度に、非整数の周波数変換を行うことができるクロック制御回路及び方法の提供。 - 特許庁

When bypassing the LUT conversion circuit 1, a gate clock signal (GATED_CLK) obtained by inverting the clock signal (CLK) of Hi to Lo is supplied to the LUT conversion circuit 1.例文帳に追加

ＬＵＴ変換回路１をバイパスした場合、Ｈｉのクロック信号（ＣＬＫ）をＬｏに反転させたゲートクロック信号（ＧＡＴＥＤ＿ＣＬＫ）をＬＵＴ変換回路１へ供給する。 - 特許庁

To make input data subject to sampling conversion for outputting so as to be synchronized with the clock of a frequency which is supplied to a clock source different from an input clock, and not a rational multiple of the frequency of the input clock.例文帳に追加

入力クロックとは異なるクロック源から供給される，入力クロックの周波数の有理数倍でない周波数をもつクロックに同期するように入力データをサンプリング変換して出力する。 - 特許庁

This controller generates a full bit clock (c) within the word clock (b) of digital data (PCM digital data (a)) and performs setting so as to turn the time required for comparing preset digital data and the bit clock within one conversion cycle of the word clock to pulse width modulation output.例文帳に追加

デジタルデータのワードクロック内においてフルビットクロックを生成し、ワードクロック１変換周期内にプリセットデジタルデータとビットクロック比較することで要した時間がパルス幅変調出力となるよう設定した。 - 特許庁