「conversion clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Even when wiring for a counter clock and a gate signal used for the AD conversion count processing is wired up to the AD conversion processing section, it is easy to adopt a contrivance for lowering the frequency of the counter clock and the gate signal, and problems of noise and power consumption caused by the wiring of the wires can easily be reduced.例文帳に追加

ＡＤ変換用のカウント処理に使用されるカウンタクロックやゲート信号をＡＤ変換処理部まで配線する場合でも、カウンタクロックやゲート信号の周波数を低くする仕組みを採ることが容易であり、この配線の引回しに起因した雑音や消費電力の問題を低減することが容易に実現できる。 - 特許庁

The zero crossing position information and reference information of a reproduced digital signal 6 obtained by A/D conversion by the over sampling clock 12 are converted into information synchronized with a channel bit clock 14 by an operation period conversion means 9 and the converted information is supplied to a PRML signal processing means 17 and a level discriminating binarizing means 18.例文帳に追加

また、このオーバーサンプリングクロック１２によりＡ／Ｄ変換した再生デジタル信号６のゼロクロス位置情報と基準情報とを、動作周期変換手段９によりチャネルビットクロック１４に同期したものに変換し、ＰＲＭＬ信号処理手段１７とレベル判別２値化手段１８とに供給する。 - 特許庁

A parallel-to-serial conversion circuit 37 to the output circuit 28A_1 converts image data PD into serial image data SD in 2-bit width synchronously with a clock BCLK (frequency: 54 MHz) from a bit clock generating circuit 35 and provides an output.例文帳に追加

出力回路２８Ａ_1では、並直列変換回路３７は、ビット・クロック生成回路３５からのクロックＢＣＬＫ（周波数：５４ＭＨｚ）と同期して画像データＰＤを２ビット幅の画像データＳＤに直列に変換して出力する。 - 特許庁

Consequently, the A/D converter is placed in operation with the clock signal of high frequency during the search to shorten the conversion time, and the A/D converter is placed in operation with the clock signal of low frequency during normal reception to reduce noise.例文帳に追加

これにより、サーチ時は周波数の高いクロック信号でＡ／Ｄコンバータを動作させて変換時間を短縮し、通常の受信時はそれより周波数の低いクロック信号でＡ／Ｄコンバータを動作させてノイズを減らすことができる。 - 特許庁

At least one two-input buffer for inputting a clock signal and the output signal of a gating circuit is inserted on the post-stage of the gating circuit directly driving an element to supply a clock and by connecting a fixed value signal to a terminal, to which the clock signal is directly connected, inside the gating circuit, to which the clock signal is directly connected, logically equivalent conversion is performed.例文帳に追加

被クロック供給素子を直接駆動しているゲーティング回路の後段に、クロック信号とゲーティング回路の出力信号を入力とする二入力バッファーを少なくとも１個以上挿入し、クロック信号が直接接続されているゲーティング回路の中でクロック信号が直接接続されていた端子に固定値信号を接続することで、論理的に等価な変換を行う。 - 特許庁

An A-D conversion circuit 3 comprises an OR circuit 35 which supplies either an output (cyclic clock) of a delay unit DU on a final stage constituting a ring delay circuit 30 or a test clock CKT supplied from the outside to a counter 36 as an operating clock, and is configured to operate the counter 36 according to the test clock CKT without depending upon the ring delay circuit 30.例文帳に追加

Ａ／Ｄ変換回路３は、リング遅延回路３０を構成する最終段の遅延ユニットＤＵの出力（周回クロック）、又は外部から供給されるテストクロックＣＫＴのいずれかを、動作クロックとしてカウンタ３６に供給する論理和回路３５を備え、カウンタ３６を、テストクロックＣＫＴによってリング遅延回路３０に依存することなく動作できるように構成される。 - 特許庁

In such a case, the clock to be used for A/D conversion and writing to the digital filter, the linear interpolation circuit and the FIFOs is set to a rate at which the A/D conversion characteristics of the wide dynamic range can be obtained regardless of a system-specific symbol rate.例文帳に追加

ここで、ＡＤ変換、デジタル・フィルタ、線形補間回路、及びＦＩＦＯへの書き込みに使用するクロックを、システム固有のシンボル・レートに関係なく、広ダイナミックレンジのＡＤ変換特性を得ることが可能なレートにする。 - 特許庁

CPU 11 reads a first conversion expression program by S2 to convert the time series of detection temperature data into the time series of a practical oscillation frequency f" of a reference clock signal S2, by using the first conversion expression.例文帳に追加

ＣＰＵ１１は、ＣＰＵ１１は、Ｓ２で、第１換算式のプログラムを読み出して、この第１換算式を用いて検出温度データの時系列を基準クロック信号Ｓ２の実際の発振周波数ｆ”の時系列に変換する。 - 特許庁

When executing the pipeline processing in an LUT (Look Up Table) conversion circuit 1 or the like executing image processing in synchronization with a supplied clock signal (CLK), the LUT conversion circuit 1 is bypassed when the processing is unnecessary, and the pipeline processing is advanced.例文帳に追加

供給されるクロック信号（ＣＬＫ）に同期して画像処理を実行するＬＵＴ変換回路１等でパイプライン処理を実行する場合に、処理が不要な場合、ＬＵＴ変換回路１をバイパスして、パイプライン処理を進行する。 - 特許庁

To prevent increase in circuit scale when a plurality of A/D conversion parts are prepared and increase in speed of a clock signal supplied to the A/D conversion part, in a multichannel receiver for receiving signals of plural frequency bands.例文帳に追加

複数の帯域の信号を受信するマルチチャネル受信装置において、複数のＡ／Ｄ変換部を備えることによる回路規模の増大と、Ａ／Ｄ変換部へ供給されるクロック信号の高速化を抑えることを目的とする。 - 特許庁

Monitoring a clock pulse from a conversion operation clock 10 by a monitor circuit allows a clock monitor circuit 7 to monitor number of bits confirmed by the successive approximation register 11 and the successive approximation type analog/digital converter is provided with a setting value storage register 17 to set a plurality of resolution setting values in order to allow the analog/digital converter to cope with each resolution requirement.例文帳に追加

監視回路が変換動作クロック１０のクロック・パルスを監視することで、クロック監視回路７は逐次比較レジスタ１１で確定しているビット数を監視し、また、個々に要求される分解能に対応するため、複数の分解能設定値を設定するための設定値格納レジスタ１７を備えている。 - 特許庁

The clock data recovery circuit 3 is configured such that A/D conversion is carried out by an A/D converter 301 responding to a sampling clock of a clock generator 300, a plurality of digital output signals generated sequentially are supplied to a data correction unit 303, and correction digital signals generated sequentially are supplied to a phase comparator 305.例文帳に追加

クロックデータリカバリー回路３では、クロック発生器３００のサンプリングクロックに応答してＡ／Ｄ変換器３０１がＡ／Ｄ変換し、順次生成の複数のデジタル出力信号はデータ補正部３０３に供給され、順次生成の複数の補正デジタル信号は位相比較器３０５に供給される。 - 特許庁

The signal processing processor 20 performs control so that a frequency of the basic operation clock to be generated from a clock generation circuit 16 is lowered during a reading period in which AD conversion of the analog signal to be outputted from the CCD image sensor 14, etc. is performed.例文帳に追加

信号処理プロセッサ２０は、ＣＣＤイメージセンサ１４から出力されるアナログ信号のＡＤ変換等が行われる読込期間中、クロック発生回路１６から発生される基本動作クロックの周波数を下げるように制御する。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

An optical receiver includes: voltage control oscillators (VCOs) 113a and 113b for generating clock signals; flip flops (FFs) 104a and 104b for logically identifying electric signals from an OE conversion part with the clock signals as triggers; and a media access control (MAC) block 108 for controlling the signal transmission timing of each optical network unit (ONU).例文帳に追加

クロック信号を生成するＶＣＯ１１３ａ，１１３ｂと、クロック信号をトリガとしてＯＥ変換部からの電気信号の論理識別を行うＦＦ１０４ａ，１０４ｂと、ＯＮＵの信号送信タイミングの制御を行うＭＡＣブロック１０８とを有している。 - 特許庁

In this invention, a plurality of the A/D converters 5, 6 conduct A/D conversion in a different timing by a time dividing a period of the clock signal CK11 by (number of the A/D converters).例文帳に追加

本発明によれば、複数のＡ／Ｄ変換器は、クロック信号の周期を〔Ａ／Ｄ変換器の個数〕で割った時間だけ異なるタイミングでＡ／Ｄ変換を行う。 - 特許庁

The conversion circuit 16 generates a test pattern and a clock used for adjustment and inspection of an optical module section (LD/PD) 3 and supplies them to a test mode circuit 11.例文帳に追加

変換回路１６は、光モジュール部（ＬＤ／ＰＤ）３の調整検査を行なうためのテストパターン及びクロックを発生してテストモード回路１１に供給する。 - 特許庁

When a mode key 61 of the remote controller 6 is pressed, the control unit 3 performs control so as to rock a frequency of the panel clock 341 outputted by the frequency conversion part 34.例文帳に追加

リモコン６のモードキー６１が押されたときには、制御部３は、周波数変換部３４が出力するパネルクロック３４１の周波数を揺動するよう制御する。 - 特許庁

A DAC 96 generates a ramp voltage that is varied stepwise in synchronization with clock in the fine conversion stage to provide such a voltage to an opposite electrode of the first capacitive element.例文帳に追加

ＤＡＣ９６は、Ｆｉｎｅ変換ステージにおいて、クロックに同期して階段状に変化するランプ電圧を生成して、第１の容量素子の対極に供給する。 - 特許庁

A net-cue signal generating device 200 extracts a clock 205 from a serial-parallel conversion circuit 203 and supplies it to a data memory part 213 and an address control counter 217.例文帳に追加

ネットキュー信号生成装置２００は、シリアル・パラレル変換回路２０３からクロック２０５を抽出し、これをデータメモリ部２１３とアドレス制御カウンタ２１７に供給する。 - 特許庁

A frequency detector 113 detects a frequency error between the frequency of a reproduction signal provided from an A/D converter 105 and the frequency of a conversion clock.例文帳に追加

周波数検出器１１３はアナログ／デジタル変換器１１５から提供される再生信号の周波数と、前記変換用クロックの周波数との周波数誤差を検出する。 - 特許庁

A 1 to n serial parallel conversion circuit 113 synchronously receives n-multiple data 111 with a system clock 112 and separates the data 111 into 1st-n-th separated data 1141-114n.例文帳に追加

ｎ多重データ１１１はシステムクロック１１２に同期して１対ｎ直並列変換回路１１３に入力されて、第１〜第ｎの分離データ１１４_1〜１１４_nに分離される。 - 特許庁

To provide an image reader which always stably corrects the clock skew regardless of changes of the extent of signal delay to stably obtain the output of a photoelectric conversion means.例文帳に追加

信号の遅延量が変化してもクロックスキューを常時安定して補正でき、光電変換手段の出力を安定して得ることができる画像読取装置を提供する。 - 特許庁

An RT level C conversion system 40 inserts a clock description being a time concept into the function C description 2 to convert the function C description 2 into an RT level C description 3.例文帳に追加

この機能Ｃ記述２に、ＲＴレベルＣ変換システム４０において、時間の概念であるクロック記述を挿入して、ＲＴレベルＣ記述３に変換する。 - 特許庁

A liquid crystal television is provided with a reception part 2, a control unit 3, an LCD panel 4, a remote control light receiver 5, a remote controller 6, a video processing part 33, a frequency conversion part 34, and a clock 35.例文帳に追加

液晶テレビは、受信部２、制御部３、ＬＣＤパネル４、リモコン受光器５、リモコン６、映像処理部３３、周波数変換部３４、クロック３５などを備える。 - 特許庁

To perform high precision signal conversion processing, even if there are variations in an analog signal path, signal paths for clock signals for sampling, and operation delays of A/D converters.例文帳に追加

アナログ信号経路、サンプリング用クロック信号の信号経路、各Ａ／Ｄ変換器の動作遅延等のバラツキがあっても、高精度な信号変換処理を行えるようにする。 - 特許庁

The 12C/SPI conversion circuit 5 once stores the received control data and transmits the control data to an LCD driver 7 as SPI DO5b by using a high speed clock.例文帳に追加

Ｉ２Ｃ／ＳＰＩ変換回路５は、受信した制御データを一旦蓄積し、この制御データを高速クロックでＳＰＩ ＤＯ５ｂとして、ＬＣＤドライバ７へ送信する。 - 特許庁

The conversion chip 40 includes an interface 100 for outputting data read from the flash memory card, and a shifter 98 for receiving a data signal and a clock signal.例文帳に追加

変換チップ４０は、フラッシュメモリカードから読み出されたデータを出力するためのインタフェース１００と、データ信号及びクロック信号を受信するシフタ９８とを含む。 - 特許庁

The first and second conversion sections 10, 20 apply sampling processing to the input analog signal by using the externally received same clock signal for a trigger.例文帳に追加

第１変換部１０と第２変換部２０は、外部から入力される同一のクロック信号をトリガーとして入力アナログ信号Ｖｉｎのサンプリング処理を行う。 - 特許庁

To provide a time interleave A/D conversion apparatus which makes an input signal only for clock skew adjustment and its switching circuit unnecessary, and makes an excessive analog circuit, etc. unnecessary.例文帳に追加

クロックスキュー調整専用の入力信号及び、その切り替え回路を不要とし、余分なアナログ回路等を不要とするタイムインターリーブＡ／Ｄ変換装置の提供。 - 特許庁

A phase comparator 112 detects a phase error between an ideal sampling phase of the reproduction signal provided from the A/D converter 105 and the phase of the conversion clock.例文帳に追加

位相比較器１１２はアナログ／デジタル変換器１１５から提供される再生信号の理想サンプリング位相と、前記変換用クロックの位相との位相誤差を検出する。 - 特許庁

PARALLEL-SERIAL CONVERSION CIRCUIT, SERIAL DATA GENERATING CIRCUIT, SYNCHRONIZING SIGNAL GENERATING CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT, SERIAL DATA TRANSMISSION APPARATUS, SERIAL DATA RECEIVER, AND SERIAL DATA TRANSMISSION SYSTEM例文帳に追加

パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム - 特許庁

For example, when the register outputs a component signal to use a conversion circuit (level conversion 111, RGB/YCbCr switching 123, synchronization signal addition 124); the input switching circuits 1 (151), 2 (152) select the fixed value signal, and a clock signal switching circuit 153 selects to stop supply of the clock.例文帳に追加

例えば、変換処理回路（レベル変換１１１、ＲＧＢ／ＹＣｂＣｒ切替え１２３、同期信号付加１２４）を使用するコンポーネント信号を出力する場合、入力切替え回路１（１５１）及び入力切替え回路２（１５２）は、固定値信号を選択し、クロック信号切替え回路１５３はクロック供給を停止する選択を行なう。 - 特許庁

To obtain an image reader capable of reducing EMI up to an extent capable of clearing the EMI regulation of respective countries in the world by driving at least a photoelectric conversion means and an A/D conversion means by a spread spectrum clock as minimum system constitution.例文帳に追加

最小システム構成として少なくとも光電変換手段とＡ／Ｄ変換手段部分をスペクトラム拡散クロックで駆動することで、世界各国のＥＭＩ規制をクリアし得る程度にＥＭＩを低減し得る画像読取装置を提供する。 - 特許庁

The driving circuit of the LCOS element includes: a plurality of D/A converters 21-24 for effecting D/A conversion on image data which is fed to each pixel of the LCOS element on a pixel group-by-pixel group basis; and delay devices 26-29 for delaying clock signals to provide timing for each D/A conversion operation.例文帳に追加

ＬＣＯＳ素子の画素群単位で各画素に与える画像データをＤ／Ａ変換する複数のＤ／Ａ変換２１〜２４と、夫々のＤ／Ａ変換のタイミングとなるクロック信号を遅延させる遅延器２６〜２９を設ける。 - 特許庁

The abnormality detection part comprises: an analog quantity conversion part 12 for converting the clock pulse from the control part 11 to an analog quantity; and an analog quantity comparison part 13 for comparing the analog quantity converted by the analog quantity conversion part 12 with a prescribed threshold.例文帳に追加

異常検知部は、制御部１１からのクロックパルスをアナログ量に変換するアナログ量変換部１２と、アナログ量変換部１２で変換されたアナログ量を所定の閾値と比較するアナログ量比較部１３とから構成されている。 - 特許庁

In such a manner, even if clock signal components of the clock generators 6, 11 are mixed into a video signal before A-D conversion, the components are dispersed by the pseudo random noise, therefore, they cannot be confirmed at a fixed frequency as interference fringes.例文帳に追加

これによって、例え、上記のクロック発生部６，１１のクロック信号成分がＡ／Ｄ変換前の映像信号に混入したとしても、その成分が疑似ランダムノイズで拡散されているため、干渉縞として一定のところに確認できないものとなる。 - 特許庁

In this resolution conversion circuit 29, the above described field signals stored in, for example, a memory, are read out by twice clock signals and are written as frame signals for non-interlace scanning in a frame memory and thereafter, the same horizontal line data are read out twice each by quadruple clock signals.例文帳に追加

この解像度変換回路２９では、例えばメモリに格納した上記フィールド信号を２倍のクロック信号で読出し、ノンインターレース走査用のフレーム信号としてフレームメモリに書き込み、その後４倍のクロック信号で同一水平ラインデータを２回ずつ読み出す。 - 特許庁

The shift voltage is based on a reference shift value, so that the sum of a minimum resolution value of output of the averaging section and an offset value of the shift voltage in the period of the reference clock is a minimum resolution value of the AD conversion section, and is different in each period of the reference clock.例文帳に追加

シフト電圧は、基準シフト値を基準として、平均化部の出力の最小分解能の値とシフト電圧の前記基準クロックの周期間のオフセット値との合計がＡＤ変換部の最小分解能の値となり、基準クロックの周期毎に異なる。 - 特許庁

Then the conversion apparatus 10 converts an IP packet into frame data suitable to an I431 line according to the selected reference clock, and sends it out to a radio base station main device 101.例文帳に追加

そして、変換装置１０は、選択した基準クロックに従って、ＩＰパケットをＩ４３１回線に適したフレームデータに変換して無線基地局主装置１０１へ送出する。 - 特許庁

An parallel type of A/D conversion circuit 200 translates an analog voltage VIN to a digital value DOUT for every predetermined periods by a clock signal CLK, using chopper version comparators 1-7.例文帳に追加

並列型のＡ／Ｄ変換回路２００は、チョッパ型コンパレータ１〜７を用いて、アナログ電圧ＶＩＮをクロック信号ＣＬＫにより所定周期毎にデジタル値ＤＯＵＴに変換する。 - 特許庁

A printer control circuit board 31 comprises a CPU 32, a reference clock forming circuit 33, a speed discrimination forming circuit 34, a charge pump circuit 35 and an electric power conversion circuit 36.例文帳に追加

プリンタ制御基板３１はＣＰＵ３２、基準クロック作成回路３３、速度ディスクリ作成回路３４、チャージポンプ回路３５及び電力変換回路３６から構成されている。 - 特許庁

A serial-parallel conversion device SP_i converts the data signal D_IN in the serial format into an intermediate data signal D_INTi in a parallel format using the corresponding clock signal CLK_i.例文帳に追加

シリアルパラレル変換器ＳＰ_ｉは、シリアル形式のデータ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉを用いてパラレル形式の中間データ信号Ｄ_ＩＮＴｉに変換する。 - 特許庁

The discrete time type filter 200 performs the filter processing as the anti-alias filter for the AD conversion processing based on a synchronized clock signal 14 output from the sensor module 10.例文帳に追加

離散時間型フィルタ２００は、センサーモジュール１０が出力する同期クロック信号１４に基づいて、ＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行う。 - 特許庁

The slave synchronizer 20 multiplexes a frame pattern signal on a received network synchronization clock signal and performs code rule conversion before transmitting a signal to the line data receiver 3 in the electronic exchange 2.例文帳に追加

従属同期装置２０は、受信した網同期用クロック信号にフレームパターン信号を多重化し、符号則変換して電子交換機２内の回線データ受信装置３へ送信する。 - 特許庁