「conversion clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A parallel serial conversion circuit 60 converts rearranged parallel data from the MUX 58 into serial data according to the clock CLK.例文帳に追加

並直列変換回路６０は、ＭＵＸ５８からの組み替え並列データをクロックCLKに従って直列データに変換する。 - 特許庁

An arithmetic result is inputted to a parallel/serial conversion circuit 14 and turned to serial tone data output, based on the timing clock.例文帳に追加

演算結果はパラレル／シリアル変換回路１４に入力され、タイミングクロックをもとにシリアルのトーンデータ出力となる。 - 特許庁

An AD converter performs AD conversion in synchronism with the sampling clock with a resolution specified by the resolution control signal.例文帳に追加

ＡＤコンバータは、分解能制御信号で指定された分解能で、サンプリングクロックに同期してＡＤ変換を行う。 - 特許庁

To provide a clock transmission circuit capable of performing transmission even when the upper limit of an operation frequency for a signal voltage conversion circuit is lower than the frequency of a clock desired to be transmitted in a clock transmission circuit transmitting a clock between two logical circuits operating with different signal voltages.例文帳に追加

異なる信号電圧で動作する２つの論理回路間でクロックを伝送するクロック伝送回路において、信号電圧変換回路の動作周波数の上限が伝送したいクロックの周波数より低い場合でも伝送可能なクロック伝送回路を提供する。 - 特許庁

A radio base station device has a rate conversion part which samples a base band signal of a first communication system at a clock rate of common multiples of a clock rate of the first communication system and a clock rate of a second communication system different from the clock rate of the first communication system.例文帳に追加

一実施形態による無線基地局装置は、第１の通信方式のクロックレートと、前記第１の通信方式のクロックレートと異なる第２の通信方式のクロックレートとの公倍数のクロックレートで、前記第１の通信方式のベースバンド信号をサンプリングするレート変換部を有する。 - 特許庁

To provide an information processor having plural clock systems such as an inside clock, L2 cache interface, and outside bus interface only by the distribution system of one system of an inside clock, and for performing frequency conversion control in which the in-and-out frequency rate of each clock system is N: 1 or N: 2 only by a logic circuit.例文帳に追加

内部クロック・Ｌ２キャッシュインターフェイス・外部バスインターフェイス等の複数のクロック系統を内部クロック１系統の分配系のみで実装し、各々のクロック系統の内外周波数比がＮ：１またはＮ：２の周波数変換制御を論理回路のみで行なう情報処理装置を提供する。 - 特許庁

In the clock changing circuit, odd-numbered and even-numbered routes are alternatively and selectively controlled to be subjected to parallel/serial conversion with a one multiplied definer signal (×)DEF synchronized with a two multiplied clock CLK (×2) to securely change a one multiplied clock CLK (×1) of two routes to a two multiplied clock (×2) of one route.例文帳に追加

２逓倍クロックＣＬＫ（×２）に同期した１逓倍のデファイナ信号（×１）ＤＥＦで、奇数番号ルートと偶数番号ルートとが交互に選択制御されてパラレル／シリアル変換され、２ルートの１逓倍クロックＣＬＫ（×１）から１ルートの２逓倍クロック（×２）に確実に乗換えられる。 - 特許庁

By utilizing a phase locked loop(PLL) circuit included in the resolution conversion system, a frequency of a clock received from an oscillator on a printed circuit board is increased when an oscillation clock is fed, and a clock is generated for drawing a sub-dot.例文帳に追加

解像度変換システムに含まれる位相ロックループ（ＰＬＬ）回路を利用することによって、発振クロックが供給されたときにプリント回路基板上の発振器からのクロックを上げて、サブドット描画用クロックを生成する。 - 特許庁

At the time of recording, sampling rate conversion is made on the digital audio data input of a clock, which is asynchronous with digital video data, with a clock synchronous with digital video data by means of a sampling rate converter 107.例文帳に追加

記録時、サンプルレート変換器１０７でデジタル映像データと非同期なクロックのデジタルオーディオデータ入力をデジタル映像データと同期したクロックでサンプルレート変換して記録する。 - 特許庁

The interface model 5 is provided with a protocol converting part 10 to perform protocol conversion to synchronize the operation model 1 without a concept of 'clock' with a clock clk of the RTL model 2.例文帳に追加

インターフェースモデル５は、「クロック」の概念がない動作モデル１をＲＴＬモデル２のクロックｃｌｋに同期させるためのプロトコル変換を行うプロトコル変換部１０を備えている。 - 特許庁

To prevent the occurrence of image density unevenness, by preventing the occurrence of temporal variation (jitter) in a duty ratio of a development AC clock signal, when performing parallel/serial conversion of the development AC clock signal.例文帳に追加

現像ＡＣクロック信号をパラレル／シリアル変換する際に、現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止し、画像濃度ムラの発生を防止する。 - 特許庁

The frequency divider circuit 9 receives an input clock signal 20 and gives clock signals 21-24 to the 1:2 S/P conversion circuits, the D-FF circuits and the retiming circuit 8.例文帳に追加

分周回路９には、入力クロック信号２０が入力され、クロック信号２１〜２４を上述した１：２Ｓ／Ｐ変換回路、Ｄ−ＦＦおよびリタイミング回路８に入力する。 - 特許庁

The positive peak voltage detecting circuit 10 is equipped with a comparator 20, a counter circuit 40, a D/A conversion circuit 50, a first clock signal generating circuit, and a second clock signal generating circuit.例文帳に追加

正のピーク電圧検出回路１０は、コンパレータ２０と、カウンタ回路４０と、D/A変換回路５０と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。 - 特許庁

When the capacitive touch panel device is in a normal mode, an external clock generator provides an operation clock signal, and the external clock generator, a signal generator, a current detector, a current-voltage conversion circuit, an analog-digital conversion circuit, a filter, an interface controller, a microprocessor, and a touching position calculator are activated.例文帳に追加

静電容量式タッチパネル装置は正常モードの場合に、外部クロック生成器は操作クロック信号を提供するとともに、外部クロック生成器、信号生成器、電流検出器、電流−電圧変換回路、アナログ−デジタル変換回路、フィルター、インターフェースコントローラ、マイクロプロセッサ及び接触位置計算器が有効化される。 - 特許庁

A PLL circuit 33 generates a clock signal synchronized with the electric pulse signal output from the O/E conversion circuit 32.例文帳に追加

ＰＬＬ回路３３は、Ｏ／Ｅ変換回路３２から出力される電気パルス信号に同期したクロック信号を発生する。 - 特許庁

To provide an image processor, by which the phase of a sampling clock used in the A/D conversion of a static image signal is adjusted automatically to a proper phase.例文帳に追加

静止画映像信号のＡ／Ｄ変換において使用するサンプリングクロックの位相を適正な位相に自動調整する。 - 特許庁

An A/D converter 101 performs A/D conversion by sampling a read signal with a system clock sclk of a fixed frequency.例文帳に追加

Ａ／Ｄ変換器１０１は、固定周波数のシステムクロックｓｃｌｋで読出し信号をサンプリングし、Ａ／Ｄ変換を行う。 - 特許庁

The recording device for digital audio uses an optical clock as a reference oscillator for digital audio and submits an audio signal to analog-digital conversion or submits digital data, to which analog-digital conversion is made, to digital-digital conversion to record digital audio data.例文帳に追加

デジタル・オーディオ用記録装置は、デジタル・オーディオ用基準発振器に光時計を使用し、オーディオ信号をアナログ−デジタル変換し、又はアナログ−デジタル変換したデジタル・データをデジタル−デジタル変換して、デジタル・オーディオ・データを記録する。 - 特許庁

An A/D conversion start signal circuit 100A, that receives an interruption signal from a timer 200 generates a signal representing start of A/D conversion and gives the signal to an A/D conversion clock generating circuit 100B and an analog/digital converter circuit 300.例文帳に追加

タイム２００からの割り込み信号を受けて、ＡＤ変換開始信号回路１００Ａは、ＡＤ変換開始の信号を発し、ＡＤ変換クロック発生回路１００ＢとＡＤ変換回路３００に入力する。 - 特許庁

A solid-state image capturing apparatus includes a pixel array section 102, a row scanning section 105, an analog/digital conversion section 120, clock for conversion supply sections 115 and 116, an adder section 114, and an output section 117.例文帳に追加

画素アレイ部１０２と、行走査部１０５と、アナログ・デジタル変換部１２０と、変換用クロック供給部１１５，１１６と、加算部１１４と、出力部１１７とを備える。 - 特許庁

A control circuit 3 synchronizes with a D/A conversion clock so as to control and enable the D/A conversion elements selected by the selection logic 4 not to output the same analog code continuously.例文帳に追加

制御回路３は、Ｄ／Ａ変換クロックに同期して、選択ロジック４により選択されるＤ／Ａ変換素子が連続して同一のアナログコードを出力しないように制御する。 - 特許庁

No protocol conversion is therefore needed between the slave-only bus 1-a and slave device 4-a and no inconsistency in the clock conversion is generated, so that the transfer efficiency of the bus is improved.例文帳に追加

したがって、スレーブ専用バス１−ａとスレーブ装置４−ａとの間にはプロトコル変換が不要であり、クロック変換時の不整合が発生しないので、バスの転送効率が向上する。 - 特許庁

To reduce the scale of a system circuit by realizing clock rate conversion for power reduction or for conversion of the digital sampling rate and video image mirror reverse processing.例文帳に追加

電力削減のためあるいはデジタルサンプリングレートを変換させるためのクロックレート変換及び、映像の左右反転処理を実現し、システム回路規模を縮小させることを目的とする。 - 特許庁

Output pulse signals of a clock oscillator circuit 1 are counted with a pulse counter 2, D/A conversion of its output is performed by a D/A conversion circuit 3, and its output is applied to a diode circuit 6.例文帳に追加

クロック発振回路１の出力信号をパルスカウンタ２でカウントしてその出力をＤ／Ａ変換回路３でＤ／Ａ変換し、その出力をダイオード回路６に印加する。 - 特許庁

The integration time information stores conversion operation frequencies from first to n-th and count values a1-an of a clock pulse for determining the integration time in each conversion operation by making them correspond to one another.例文帳に追加

積分時間情報は、１回〜ｎ回までの変換動作回数と、各変換動作での積分時間を定めるクロックパルスのカウント値ａ１〜ａｎとを対応づけて記憶している。 - 特許庁

The phase of the sampling clock is derived by using the ratio of the remainder, obtained by dividing the difference between delay times generated in routes of a horizontal synchronizing signal and a video signal input to the AD conversion unit by a sampling clock period, and the period of the sampling clock.例文帳に追加

ＡＤ変換部に入力される、水平同期信号及び映像信号のルートでそれぞれ発生する遅延時間差を、サンプリングクロック周期で除算した剰余と、サンプリングクロックの周期との比を用いてサンプリングクロックの位相を導き出す。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

In the microcomputer loaded with the remote control reception function, frequency conversion circuits corresponding to the respective operation modes are installed, and by automatically selecting conversion clocks outputted from the respective conversion circuits corresponding to the respective operation modes, the conversion clock of the same frequency is supplied at all times to the frequency divider circuit for generating the clock for sampling the remote control signals inputted to a microcomputer chip.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、各動作モードに応じた周波数変換回路を設置し、各動作モードに応じて各々の変換回路から出力される変換クロックを自動的に選択することによって、マイコンチップに入力されるリモコン信号をサンプリングする為のクロックを発生する分周回路に常に同じ周波数の変換クロックを供給させる。 - 特許庁

In the present apparatus, since AD conversion and DA conversion are performed based on the clock signal generated by the same clock signal generating unit 21, sampling frequencies can be completely matched and audio signals can be accurately restored.例文帳に追加

この装置によれば、ＡＤ変換及びＤＡ変換は同一のクロック信号発生部２１にて発生されたクロック信号に基づき行われるので、サンプリング周波数を完全に一致させることが可能となり、音声信号を正確に復元することができる。 - 特許庁

To perform AD conversion of even a moving image signal from AV equipment etc., with high definition without causing a phase shift of a sampling clock in a display device equipped with an AD conversion unit which converts an input analog video signal into a digital signal based upon the sampling clock.例文帳に追加

入力アナログビデオ信号をサンプリングクロックに基づきデジタル信号に変換するＡＤ変換部を備えた表示装置において、ＡＶ機器等からの動画信号においても、サンプリングクロックの位相ずれを起こすことなく高精細なＡＤ変換を行う。 - 特許庁

A clock isolation function separates a card edge side port of a PCI Express bridge chip 13 and an optical cable side port as domains operating separate clocks, and a clock (first clock) used in the optical cable side port is supplied from a clock source 14 on a PCI Express/optical cable conversion board 10.例文帳に追加

クロックアイソレーション機能によりＰＣＩ Ｅｘｐｒｅｓｓブリッジチップ１３のカードエッジ側ポートと光ケーブル側ポートとを別々のクロックで動作する領域として分離し、光ケーブル側ポートで用いるクロック（第１のクロック）を、ＰＣＩ Ｅｘｐｒｅｓｓ／光ケーブル変換ボード１０上のクロック源１４から供給する。 - 特許庁

The distribution unit 32 distributes bit data of the pixel signal obtained through the imaging of the solid-state image sensor alternately into bit data of at least two systems while synchronizing the clock converted by the clock conversion unit 26.例文帳に追加

振り分け部３２は、クロック変換部２６で変換されたクロックに同期して、固体撮像素子で撮像して得た画素信号のそれぞれのビットデータを、少なくとも２系統のビットデータに交互に振り分ける。 - 特許庁

A subscriber terminal includes a variable optical attenuation part 370, a light-electricity conversion part 320, a clock extraction part 390, a clock extraction determination means 362, a reception level adjustment means 364, and an attenuation change means 366.例文帳に追加

可変光減衰部３７０、光−電気変換部３２０、クロック抽出部３９０、クロック抽出判定手段３６２、受信レベル調整手段３６４及び減衰量変更手段３６６を備える。 - 特許庁

The pulse motor 108 is driven by a reference clock generated by the timing circuit 112 and the CCD 111 and the A-D conversion section 119 are driven by a spectrum spread clock generated by the SSCG section 140.例文帳に追加

タイミング回路１１２で発生する基準クロックでパルスモータ１０８を駆動させ、ＳＳＣＧ部１４０で発生するスペクトラム拡散クロックでＣＣＤ１１１およびＡ／Ｄ変換部１１９を駆動する。 - 特許庁

In the case of measuring jitter tolerance, the data selector 19 gives the output data DOUT[0:9] and the clock selector 20 gives the recovery clock RCLK to the parallel serial conversion circuit 15.例文帳に追加

ジッタトレランスを測定する場合には、パラレルシリアル変換回路１５には、データセレクタ１９から出力データＤＯＵＴ［０：９］が入力され且つクロックセレクタ２０からリカバリクロックＲＣＬＫが入力される。 - 特許庁

A parallel-serial conversion circuit 112 reads a 8-bit parallel data out of a memory 100 according to the delay parallel data clock (DP_CLK), and converts it into a serial data according to the serial data clock (S_CLK).例文帳に追加

並直列変換回路１１２は、遅延並列データ・クロック（ＤＰ＿ＣＬＫ）に応じて８ビットの並列データをメモリ１００から読出し、直列データ・クロック（Ｓ＿ＣＬＫ）に従って直列データに変換する。 - 特許庁

A logic level detection section 13 and a duty adjustment section 20 are provided between a photoelectric conversion section 11 and a data / clock recovery section 14.例文帳に追加

光／電気変換部１１およびデータ／クロック再生部１４の間に論理レベル検出部１３およびデューティ調整部２０を設ける。 - 特許庁

The signal conversion sections 41-44 extract clock timing in the dummy data regions, and replace dummy data with local data in synchronization with the timing.例文帳に追加

信号変換部４１〜４４はダミーデータ領域のクロックタイミングを抽出し、このタイミングに同期してダミーデータとローカルデータとを入れ替える。 - 特許庁

The display device adjusts a phase of a quantization clock of an AD conversion means for converting an analog video signal into a digital video signal.例文帳に追加

表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段の量子化クロックの位相を調整する。 - 特許庁

To provide a parallel/serial conversion circuit which achieves a low cost, a high speed and a high accuracy without using an ultrahigh speed clock.例文帳に追加

超高速クロックを用いることなく低コストで高速化および高精度化を実現できるパラレル／シリアル変換回路を提供すること。 - 特許庁

A single analog to digital conversion of a single analog error signal to multiple, phase shifted, and a variable duty cycle clock is provided.例文帳に追加

単一のアナログ誤差信号から多数の位相シフトされた可変デューティ・サイクル・クロックへの単一のアナログ−ディジタル変換が提供される。 - 特許庁

The data shift circuit 106 delays the phase of a frequency dividing clock 103 to delay timing of data retiming of serial-to-parallel conversion circuits 115, 116.例文帳に追加

データシフト信号106は分周クロック103の位相を遅らせることにより、シリアルパラレル変換回路115、116のデータリタイミングのタイミングを遅らせる。 - 特許庁

To provide a serial-parallel conversion circuit that can sufficiently secure a setup time even when a clock frequency is increased.例文帳に追加

クロック周波数を高くした場合においても、セットアップ時間を十分に確保することができるシリアル−パラレル変換回路の提供。 - 特許庁

The rate conversion circuit 2 outputs a luminance signal and a color difference signal in a time division multiplex system by using a system clock with a high frequency.例文帳に追加

レート変換回路２からは高周波のシステムクロックにより、輝度信号及び色差信号が時分割多重方式で出力される。 - 特許庁