「depletion region」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To solve a problem in which a current path through which minority carrier (hole) that is injected from a collector electrode flows is narrowed by a depletion layer located between a P-type body region and an N-type low- concentration drift region to increase a resistance (JFET resistance) component.例文帳に追加

ｐ型ボディ領域とｎ型低濃度ドリフト領域との間の空乏層のためにコレクタ電極側から注入される少数キャリア（正孔）が流れる電流路が狭くなり、抵抗（ＪＦＥＴ抵抗）成分が大きくなってしまう。 - 特許庁

In an n-channel type MOSFET 1, the front edge of a depletion layer does not reach up to a low-concentration drain diffusion region 5 when potential is applied among gate electrodes 15, and source electrodes 9 and a drain electrode 5 and a semiconductor substrate 1a and the depletion layer is expanded from the junction surfaces of the semiconductor substrate 1a and a well 3.例文帳に追加

ｎチャネル型ＭＯＳＦＥＴ１において、ゲート電極１５、ソース電極９およびドレイン電極５と、半導体基板1ａとの間に電位を印加して、半導体基板1ａとウェル３との接合面から空乏層を拡張させたとき、この空乏層の先端縁が、低濃度ドレイン拡散領域４にまで到達しない。 - 特許庁

The low-voltage region 10 is formed such that its width in a direction of an electric field applied to a junction surface in the region is wider than a width of a depletion layer created on the region by a breakdown voltage of the thyristor 100 and its width is narrow in a range where the junction surface is subject to breakdown by a breakover voltage of the thyristor 100.例文帳に追加

低耐圧領域１０は、該領域において接合面にかかる電界方向の該領域幅が、サイリスタ１００のブレークダウン電圧によって該領域に生成される空乏層幅より広く、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において狭く形成される。 - 特許庁

The thickness of the depletion layer which is formed between the n-type InP substrate 1 and the p-type diffusion layer region 7 when voltage is applied to a cathode electrode 8 and an anode electrode 9 is larger than that of a light receiver A at least in part of a region below the anode electrode 9.例文帳に追加

カソード電極８とアノード電極９に電圧を印加したときに、ｎ型ＩｎＰ基板１とｐ型拡散層領域７との間に形成される空乏層の厚さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより厚くなる。 - 特許庁

Interval of the P+ type silicon regions 15 is set such that a substantially integrated depletion layer is formed by a PN junction which is formed between the N type silicon region 12 and the P+ type silicon region 15 upon application of a reverse voltage.例文帳に追加

ここで、Ｐ^＋形シリコン領域１５同士の間隔は、逆方向電圧の印加時にＮ形シリコン領域１２とＰ^＋形シリコン領域１５との間に形成されるＰＮ接合により、実質的に一体化した空乏層が形成されるように構成されている。 - 特許庁

In this case, after a revise bias voltage between the electric charge detection region and the surrounding regions therearound is greater to a degree of completely depleting the region with the lower impurity concentration between the both, the growth of the depletion layer is slow with respect to the increase in the reverse bias voltage.例文帳に追加

この場合、電荷検出領域とその周囲との間の逆バイアス電圧が、両者間の不純物濃度が低い領域を完全空乏化する程度に大きくなった後では、逆バイアス電圧の増大に対する空乏層の伸び方は緩やかになる。 - 特許庁

Impurity concentration in a (p)-type impurity region 90 in a lower portion of electrode wiring 71 is set low, such that its surface becomes a depletion layer, which is depleted when operating the charge-detecting apparatus.例文帳に追加

電極配線７１下方部のｐ型不純物領域９０の不純物濃度が低く設定されるため、その表面は、電荷検出装置の動作時に空乏化する空乏化層となる。 - 特許庁

In this way, by the low-concentration N-type region 25, the depletion layer of the photodiode is so extended to the deep portion of its substrate as to improve its photoelectric conversion effect relative to a penetrating light of a long wavelength and increase its sensitivity.例文帳に追加

こうして、フォトダイオードの空乏層を低濃度Ｎ型領域２５によって基板深部にまで広げて、長波長の侵入光に対する光電変換効果を高めて感度を上昇させる。 - 特許庁

By this configuration, a depletion layer extending across the region 8, the layer 7 and the layer 6 is formed, thereby improving characteristics of the photo diode 2.例文帳に追加

これにより、Ｐ型アノード取り出し領域８から第２低濃度Ｎ型エピタキシャル層７、第１低濃度Ｎ型エピタキシャル層６に広がる空乏層が形成され、フォトダイオード２の特性が向上する。 - 特許庁

To provide a back irradiation image sensor which can achieve separation of signal charge among different photoelectric conversion regions even when the depletion layer is made thick in the photoelectric conversion region.例文帳に追加

光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供する。 - 特許庁

The spreading of a depletion layer is suppressed by forming a heavily doped impurity region between a gate electrode and an electrode pad of an FET, a second FET having contiguous wiring, a gate metal layer, and an impurity layer.例文帳に追加

ＦＥＴのゲート電極および電極パッド、配線が隣接する他のＦＥＴ、ゲート金属層、不純物領域との間に高濃度不純物領域を設けて空乏層の広がりを抑制する。 - 特許庁

To provide an image sensor which can improve quantum efficiency and electric crosstalk characteristics by increasing a depletion region of a photodiode, and to provide a method of manufacturing the same.例文帳に追加

フォトダイオードの空乏領域を増大させることにより、量子効率を改善させると同時に、電気的クロストーク特性を改善させることができるイメージセンサ及びその製造方法を提供すること。 - 特許庁

Especially, since the broadening of the depletion layer in a lower part of the drain region toward the well side can be suppressed, the current flowing through a deeper path than the channel is suppressed effectively.例文帳に追加

とくに、ドレイン領域の下部における空乏層のウエル側への広がりを抑制できるため、チャネルよりも深い領域を通して流れる電流を抑制することに対する効果が大きい。 - 特許庁

The p^+-type body layer 6 is equipped, thereby preventing punch through due to a depletion layer spreading from between the p-type base region 3 (p^+-type body layer 6) and an n^--type drift layer 2, and withstand voltage can be improved.例文帳に追加

ｐ^+型ボデー層６を備えることによって、ｐ型ベース領域３（ｐ^+型ボデー層６）とｎ^-型ドリフト層２の間より広がる空乏層により、パンチスルーしないようにでき、耐圧を向上できる。 - 特許庁

Thus, the impurity concentration composed of the single crystal silicon film 15 provides a thin source/drain of stacking type, to allow a junction 21 to be shallower and also to allow the width of a depletion layer region 22 to be wider.例文帳に追加

こうして、単結晶シリコン膜１５でなる不純物濃度が薄い積上げ型のソース・ドレイン領域を設けることによって、接合２１を浅くし、且つ、空乏層領域２２の幅を広くできる。 - 特許庁

To provide a vertical bipolar transistor having been subjected to salicide processing through which a base-side depletion layer sufficiently spreads by forming a salicide offset region to prevent problems such as a leakage current and a decrease in junction breakdown voltage.例文帳に追加

サリサイドオフセット領域の形成により、ベース側の空乏層が十分に広がり、リーク電流や接合耐圧低下の問題を防ぐサリサイド処理を行った縦型バイポーラトランジスタを提供する。 - 特許庁

The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.例文帳に追加

ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁

If the impurity concentration of the high impurity concentration region 6 is lower than 1/10 of the impurity concentration of source/drain regions at a position 30 nm inside the edge of the source/drain region, the perfect depletion type operation can be performed more efficiently and, further, the decline of the threshold voltage can be suppressed more effectively.例文帳に追加

高濃度領域６の不純物濃度が、ソース／ドレイン領域端より３０ｎｍの内側の位置で、ソース／ドレイン領域端の不純物濃度の１／１０より低ければ、完全空乏型の動作がより有効に実現し、且つ、閾値電圧の低下がより効果的に抑制される。 - 特許庁

An n--type region 10 is formed near an area comprising a place immediately below a boundary between a gate oxide film 11 and a second gate oxide film 14a between a drift region and a p-type channel region 3 for relaxing field concentration immediately below a boundary between the gate oxide film 11 and the second gate oxide film 14a and depletion immediately below the gate oxide film 11 is accelerated.例文帳に追加

ゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下での電界集中を緩和するために、ドリフト領域とｐ型チャネル領域３の間にゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下を含む近傍に、ｎ^- 型領域１０を形成し、ゲート酸化膜１１直下での空乏化を早める。 - 特許庁

As a result, even when the thickness of a sidewall 10 layer is made smaller, a depletion layer 18 of the extension region having an impurity concentration lower than that of the source and drain regions becomes predominant, thus making it difficult to degrade a short-channel characteristic.例文帳に追加

この結果、サイドウォール１０層厚を薄層化しても、ソース・ドレイン領域に比べて不純物濃度の低いエクステンション領域の空乏層１８が支配的になるため、短チャンネル特性の劣化が生じにくくなる。 - 特許庁

An N-type depletion prevention region 4 having high impurity concentration relative to the epitaxial layer 2 is formed on a surface part of the epitaxial layer 2 located under the field insulation film 5 at least in the vicinity of the circumferential part R_C.例文帳に追加

少なくとも外周部Ｒ_C 近傍のフィールド絶縁膜５の下側に位置するエピタキシャル層２の表面部に、エピタキシャル層２よりも不純物濃度が高いＮ型の空乏化阻止領域４が形成されている。 - 特許庁

An electric field is applied to the resonance cavity (5) in order to vary the Q value of the resonator cavity (5), that is, to vary the transmission characteristics by an MOS effect or by the changes in the width of the depletion region in a p-n junction.例文帳に追加

共振キャビティ(５)のＱ値、したがって伝送特性、をＭＯＳ効果によるかまたはｐ−ｎ接合の空乏領域の幅の変化によって変えるため、共振キャビティ(５)に電場が印加される。 - 特許庁

The sensor also includes a deep n region (15) beneath the p+ well (12) which establishes within the epi layer a depletion layer so that carriers generated in the epi layer are caused to drift to the n+ well (13) on application of a biasing voltage charge.例文帳に追加

センサはまた、バイアス電圧の印加によりエピ層内に発生する電荷担体がｎ＋ウェル（１３）にドリフトされるように、エピ層内に欠乏層を確立する深いｎ領域（１５）をｐ＋ウェル（１２）の下に含む。 - 特許庁

When the depletion of components occurs, the feeder 130 taking refuge in a refuge region is so detached from a moving base 134 together with a pallet 132 and is so carried to a working base by a carriage as to perform component supplying work and return the feeder 130 to the moving base 134.例文帳に追加

部品切れ発生時に待避領域に待避したフィーダ１３０をパレット１３２ごと移動台１３４から外し、台車により作業台へ搬送して部品補給作業を行い、移動台１３４に戻す。 - 特許庁

Then, the electrical insulating properties of the semiconductor laser element 16 and the heat sink are ensured by a depletion layer generated in the P-N junction section of the P-type Si substrate 12a and N-type impurity region 12b of the sub-mount 12.例文帳に追加

ここで、サブマウント１２のＰ型Ｓｉ基板１２ａとＮ型不純物領域１２ｂとのＰＮ接合部に生じる空乏層により、半導体レーザ素子１６とヒートシンクとの電気的な絶縁性が確保されている。 - 特許庁

To induce a photodiode to normally receive light at a short wavelength as well as light at a long wavelength in its own depletion region in an image sensor and its manufacturing method.例文帳に追加

本発明はイメージセンサー及びその製造方法に関し、フォトダイオードがその波長の長い光は勿論、その波長の短い光までも自分の空乏領域で正常に受光できるように誘導することを可能とする。 - 特許庁

As the distance between the photodiode part 13 and the n-type drain region 19 can be shortened and a large electric field can be applied between that to easily form a depletion layer, which decreases the voltage of the power supply 20 for controlling.例文帳に追加

このフォトダイオード部１３とＮ型ドレイン領域１９との距離を短くできるので、その間に大きな電界がかかりやすく容易に空乏層が形成されるので制御する電源２０の低電圧化ができる。 - 特許庁

At least one of these has electric field applying devices 122B and 121 for applying electric fields to change a depletion region formed at the boundary between the gain medium 103.例文帳に追加

第一の負誘電率媒質102と第二の負誘電率媒質101の少なくとも一方には、利得媒質103との間の境界部に形成される空乏領域を変化させるための電界を印加する電界印加手段122B、121が設けられている。 - 特許庁

When the FETs are not controlled ON by the gate electrodes 32, a depletion layer is generated in the drift region 22 for the achievement of higher voltage resistance, thanks to the functioning of the insulating film 34a and the conductor layers 35, 36, and 37.例文帳に追加

ゲ−ト電極３２によってＦＥＴがオン制御されていない時に、空乏層用絶縁膜３４ａと導体層３５、３６、３７の働きによってドリフト領域２２に空乏層を発生させ、高耐圧加を図る。 - 特許庁

An N-type impurity region 13, which has a higher impurity concentration than the N^- semiconductor layers 2, is formed so as to reach the dielectric portion 3 from the surfaces of the N^- semiconductor layers 2, as a depletion layer blocking portion.例文帳に追加

Ｎ^-半導体層２の表面から誘電体部３に達するように、空乏層阻止部として、Ｎ^-半導体層２の不純物濃度よりも高い不純物濃度を有するＮ型不純物領域１３が形成されている。 - 特許庁

When the temperature changes, the area of the region of the depletion layer 13 changes and each area of the regions of the P-type semiconductor layer 11 and the N-type semiconductor layer 12 also changes, so that desired temperature characteristics are given to a MOS transistor.例文帳に追加

温度が変化すると、空乏層１３の領域の面積が変化し、Ｐ型半導体層１１及びＮ型半導体層１２の領域の面積もそれぞれ変化することで、ＭＯＳトランジスタに所望の温度特性を与えられる。 - 特許庁

Stress is applied to a channel region, and the base layers 63 and 73 are formed thicker than the thickness capable of housing a depletion layer and thinner than the thermal equilibrium critical film thickness in which misfit dislocation is introduced in a crystal in the thermal equilibrium state.例文帳に追加

チャネル領域には応力が付与され、下地層６３，７３は、空乏層が収まる厚さよりも厚く、熱平衡状態で結晶にミスフィット転位が導入される熱平衡臨界膜厚よりも薄く形成されている。 - 特許庁

To provide a ferroelectrics memory cell and an FeRAM element using the same which can improve further its integration density by the structure of its bit-line separated from its active region and has its bit-line structure comprising a depletion type transistor.例文帳に追加

ビットラインと活性領域とが分離された構造より集積度をさらに向上させることのできる、空乏形トランジスタからなるビットライン構造を有する強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子を提供する。 - 特許庁

In such a Schottky diode, each p-type diffusion layer 3 is pinched off by a depletion layer extending from the lower region 3b of each p-type diffusion layer 3 and a field is relaxed in the reverse direction.例文帳に追加

このようなショットキーダイオードにおいては、各ｐ型拡散層３の下部領域３ｂから伸びる空乏層によって各ｐ型拡散層３の間がピンチオフされることで、逆方向における電界緩和が成されるようになっている。 - 特許庁

To provide an image sensor formed in a rear-surface irradiation structure without necessity of metal reflecting layer separately, having improved photosensitivity and crosstalk on short wavelengths by controlling the depletion region of a photodiode.例文帳に追加

裏面照射構造を有しながらも、別途にメタル反射層を備えなくてもよく、フォトダイオードの空乏領域をコントロールして、短波長に対する光感度及びクロストルクを改善することができるイメージセンサを提供すること。 - 特許庁

Accordingly, a depletion layer formed by the channel layer 37 in a drift layer 33 and a depletion layer formed by the resurf region 52 in the drift layer 33 are smoothly linked at around a boundary between the IGBT cell 10 and the diode cell 20 thereby easing electric field concentration at around the boundary to ensure the breakdown voltage of the semiconductor device.例文帳に追加

これにより、チャネル層３７によってドリフト層３３に形成される空乏層とリサーフ領域５２によってドリフト層３３に形成される空乏層とがＩＧＢＴセル１０とダイオードセル２０との境界付近で滑らかに接続されるので、当該境界付近における電界集中を緩和することができ、半導体装置の耐圧を確保することができる。 - 特許庁

In the solid-state imaging apparatus having a light receiving sensor section 1 of silicon semiconductor, a metal silicide layer 20 having a band gap smaller than that of silicon such as β-FeSi_2 and exhibiting high absorptivity in infrared region is provided on the light receiving surface side of a first conductivity type well region 13 constituting a depletion region which constitutes a photoelectric conversion element in the light receiving sensor section 1.例文帳に追加

シリコン半導体による受光センサ部１を有する固体撮像装置であって、受光センサ部１の光電変換素子を構成する空乏化領域を構成する第１導電型のウエル領域１３の受光面側にβ−ＦｅＳｉ_２等のシリコンに比しバンドギャップが小さく赤外領域に高い吸収性を有する金属シリサイド層２０を設ける。 - 特許庁

An altered region 20 is formed by irradiation with laser light La focused on a condensing point F on a predetermined position between the reverse surface 3b and the p-type semiconductor regions 7 to be inside a depletion layer 19 spreading from the pn junction 11 between the semiconductor substrate 3 and p-type semiconductor region 7.例文帳に追加

改質領域２０は、裏面３ｂとｐ型半導体領域７との間の所定位置に集光点Ｆを合わせてレーザ光Ｌａを照射することによって形成されており、半導体基板３とｐ型半導体領域７とのｐｎ接合１１から広がる空乏層１９の内部に形成されている。 - 特許庁

Since the p^+-type gate region 2 is in such structure so as to directly abut on an n^--type channel layer 3, the n^--type channel layer 3 is pinched off easily by a depletion layer spread from the p^+-type gate region 2, thus suppressing an increase in a gate application voltage required for turning on a JFET.例文帳に追加

また、ｐ^+型ゲート領域２がｎ^-型チャネル層３に直接接触させられる構造であるため、ｐ^+型ゲート領域２から広がる空乏層によって容易にｎ^-型チャネル層３をピンチオフさせることができ、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制できる。 - 特許庁

To provide a planar type semiconductor device in which a horizontal direction of a depletion layer near a guard ring region is easily broadened, an electric field near a corner of a main junction region is sufficiently alleviated, and a concentration of an avalanche current to the corner is prevented to improve a withstand voltage.例文帳に追加

ガードリング領域近傍における空乏層の水平方向の広がりやすくして、主接合領域の隅部近傍の電界を十分に緩和させ、アバランシェ電流の当該隅部への集中を防止することにより、耐圧を向上させたプレーナ型半導体装置を提供することを目的すること。 - 特許庁

The p-type region 8 is formed to generate a depletion layer DL covering at least a surface layer S23 of a joint J23 between a first p-type region 3 and an n-type semiconductor substrate 2 while no voltage is applied to a back electrode 7 (zero bias) or large voltage is applied by ESD.例文帳に追加

この第２のＰ型領域８は、裏面電極７への電圧非印加時（ゼロバイアス時）にもＥＳＤによる大電圧印加時にも、第１のＰ型領域３とＮ型半導体基板２の接合部Ｊ２３のうち、少なくとも表層部Ｓ２３を覆う空乏層ＤＬを発生させるように形成されている。 - 特許庁

The semiconductor device is equipped with a BOX layer 3, an SOI layer 4 formed on the BOX layer 3, a LOCOS layer 7 formed on the BOX layer 3, and an partial depletion type SOI-MOS FET 10 formed in a region (that is, element region) of the SOI layer 4 surrounded by the LOCOS layer 7 in a plan view.例文帳に追加

ＢＯＸ層３と、ＢＯＸ層３上に形成されたＳＯＩ層４と、ＢＯＸ層３上に形成されたＬＯＣＯＳ層７と、ＳＯＩ層４のうちの、ＬＯＣＯＳ層７により平面視で囲まれている領域（即ち、素子領域）に形成された部分空乏型のＳＯＩ−ＭＯＳＦＥＴ１０と、を備える。 - 特許庁

A voltage resistance between the drain region and the embedded layer can be improved by forming a diffused layer in the shape of stripe at the part lower than a diffusing layer extended to the drain layer from the offset layer, and forming a perfect depletion area between the drain region and the embedded layer in the LOCOS offset drain type high voltage resistance transistor including the embedded layer.例文帳に追加

埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタの、オフセット層からドレイン層にわたる拡散層の下部にストライプ状に拡散層を形成し、ドレイン領域と埋め込み層の間を完全に空乏化させることで、ドレイン領域と埋め込み層の間の耐圧を向上させる。 - 特許庁

Further, distance between the drain region 15a and the high density P region 17 is set such that a field in a depletion layer does not reach a critical field for generating avalanche breakdown or zener breakdown.例文帳に追加

また、ドレイン領域１５ａと高濃度Ｐ領域１７との距離は、ドレイン領域１５ａに動作電圧が印可されたときに拡がる空乏層が、高濃度Ｐ領域１７の内部に拡がったとしても、空乏層内部の電界がアバランシェ降伏あるいはツェナー降伏を発生させる臨界電界に達しないような距離とする。 - 特許庁

Since three faces of the thin oxide semiconductor are covered by the gates in this structure, electrons injected from a source and a drain can be effectively eliminated and the space between the source and the drain can be made substantially a depletion region, thereby reducing the off current.例文帳に追加

この構成では、薄片状の酸化物半導体の三方の面をゲートが覆うこととなるため、ソース、ドレインから注入される電子を効率的に排除し、ソースとドレインの間をほぼ空乏化領域とでき、オフ電流を低減できる。 - 特許庁